1 TLC5510簡介

TLC5510是美國德州儀器(TI)公司的8位半閃速架構A/D轉換器，采用CMOS工藝，大大減少比較器數。TLC5510最大可提供20 Ms/s的采樣率，可廣泛應用于高速數據轉換、數字TV、醫學圖像、視頻會議以及QAM解調器等領域。TLC5510的工作電源為5 V，功耗為100 mW(典型值)。內置采樣保持電路，可簡化外圍電路設計。TLC5510具有高阻抗并行接口和內部基準電阻，模擬輸入范圍為0.6 V～2.6 V。

1.1 引腳功能描述

TLC5510采用24引腳的貼片封裝，其引腳配置如圖1所示。各引腳功能描述如下：

AGND：模擬信號地;

ANGLOG IN：模擬信號輸入端;

CLK：時鐘輸入端;

DGND：數字信號地;

D1～D8：數據輸出端。D1為數據低位，D8為數據高位;

OE：輸出使能端。OE為低電平時數據端有效，否則數據端為高阻態;

VDDA：模擬電路工作電壓;

VDDD：數字電路工作電壓;

REFTS：內部參考電壓。當內部分壓器輸出額定2 V基準電壓時，該端短路至REFT;

REFT：參考電壓(T代表Top為2.6 V);

REFB：參考電壓(B代表Bottom為0.6 V);

REFBS：參考電壓。當內部分壓器產生2 V的額定基準電壓時,該端短路至REFB。

1.2 典型應用電路

TLC5510的基準電源有多種接法，根據不同場合選擇適當基準電源，利用內部基準源，TLC5510典型應用電路如圖2所示。由于其測量范圍為0.6 V～2.6 V(即：TLC5510在轉換時模擬輸入0.6 V時對應數字輸出00 000 000，2.6 V對應的數字輸出11111 111)，因此輸入信號在進入TLC5510之前要對其處理，要使該輸入信號處于量程內，應加入一個1.6 V的直流分量。

2 基于TLC5510的數據采集設計

2.1 兩級采樣

TLC5510雖采樣率高，但受干擾嚴重。基于上述特點，將TLC5510運用于寬頻數字示波器的數據采集。為了提高抗干擾能力，專門設計一個有源晶振模塊為TLC5510提供采樣時鐘，但導致采樣率不可調。為了解決這個問題，采用兩級采樣。第一級采樣為控制A/D轉換器對外圍的電信號高速采樣，并將其采樣保存到FPGA內部寄存器，該級采樣率恒定不變，并由硬件設計實現;第二級采樣為軟件采樣，即由FPGA采樣控制模塊從寄存器中提取第一級采集結果，該級采樣率是可調的。

2.2 等效采樣

根據奈奎斯特定律，采樣頻率高于信號頻率的兩倍就可恢復原波形。當采樣頻率等于或小于信號頻率可采用等效采樣，在不同周期獲取不同相位的幅值，根據相位將幅值連續排列即可復原波形。

采用內觸發采樣，即由被測信號的某相位點位為觸發，然后存儲。其實現過程：每一個完整的采樣需采集256個點，每一個采樣點都是由相同電平觸發，觸發后啟動FPGA內部的計數器，對高頻脈沖記數，脈沖數不同，代表相位也不相同。經過256個周期，就可采集256個不同的相位點。