摘要：

基于相變存儲器(PCM) 已有的2T2R 結構，提出一種以比值為導向的狀態定義方法，以實現2T2R 結構下PCM 的多值存儲。它在相變電阻具有4 態可編寫的能力下，可以實現單元內8 態存儲，同時對小尺寸驗證，而對PCM 存儲電路的優化將使得PCM 更具競爭力。同樣基于這種以比值為導向的狀態定義，一種軟硬件相結合的新型糾錯碼方法使得對全部數據位的錯誤監測成為可能。

引言

相變存儲器( PCM) 是一種新型的非揮發半導體存儲器，它的存儲基于硫系化合物材料( 如Ge2Sb2Te5 ，GST) 在電流脈沖下出現的快速相變。 在PCM 中，相變存儲材料以電阻的形式出現，其機理在于:相變材料可以在特定脈沖下，在具有兩種不同結構、不同電阻率的狀態間相互轉化。這兩種狀態是高電阻率的非晶態和低電阻率的多晶態。 利用電阻的差別區分兩種邏輯狀態“0”和“1”是傳統PCM 的核心。對比其他的非揮發存儲技術，PCM 具有很多優勢，如:與CMOS 工藝兼容性好，單元面積小，存儲密度高等。另外，相變材料可以被編寫成阻值介于完全多晶態和完全非晶態之間的多種狀態，且這些狀態在靜態下的保持均無需任何激勵。 這意味著多值存儲在PCM 中將成為可能。 隨著特征尺寸的減小，PCM 中的相變材料因體積縮小，相變時所需的電流、時間和所占的面積都會同步下降，這使得PCM 在向小尺寸邁進時競爭力會不斷凸現。

圖1 　1T1R 陣列

尺寸減小固然可以降低操作電流，但工藝波動更加不可忽視，這將使相變電阻的幾何尺寸發生一定的偏差。在小尺寸下，偏差引發的幾何尺寸及電阻的相對變化量可能會很大，尤其是在芯片面積很大，芯片各個位置上干擾不同時。最終將使得兩種邏輯狀態所對應的電阻范圍分布得越來越發散，進而導致兩種邏輯狀態間的電阻間距不斷縮小。這意味著系統噪聲容限的降低，外圍靈敏放大器( SenseAmplifier ，S/A) 和參考源的選用標準也將不斷提高。

對于目前的PCM ，主要有兩種結構的存儲單元:1T1R(即1個晶體管和1 個PCR 構成1 個存儲單元，如圖1) 的結構，和2T2R (存儲單元由2 個晶體管和2 個相變電阻(phase changeresistor ，PCR) 構成) 的結構。 其中，BL 為位線，WL 為字線，以下同。 1T1R 單元面積小，存儲密度高，但需外接參考源(如圖1中的V ref) 以實現2 種邏輯狀態(“0”和“1”) 的區分。 在小尺寸下，2 種邏輯狀態對應的電阻范圍越接近，較弱的抗干擾能力就越發突出，1T1R 對S/A 和參考源的要求就越苛刻。 2T2R利用2 個1T1R 結構形成雙位線互補對稱輸出，無需參考源。 由于作用在同一單元內2個PCR 上的外界干擾近似相同，其結果等效于在S/A 的兩輸入端施加共模信號，因而對存儲信息幾乎無影響。 因此，可靠性很高，但存儲密度遠低于1T1R 方案。

據我們所知，目前還沒有一種結構可以同時吸取這兩者的優點。 為此，提出一種新方案，在具備較好的抗干擾能力下追求高密度存儲。該新方案基于一種新方法———以比值為導向的狀態定義方法，使用2T2R結構，在保證很高的抗干擾能力的前提下，通過單元內的多值存儲實現存儲密度的大幅提升。 同樣基于這種狀態定義，提出一種軟硬結合的ECC 方法。

新方案的提出和實現有賴于兩個因素:第一，PCR 要具備多值編寫的特性。 這一點，在Ovshinsky 的專利中首先得到證實，相關文獻也有報道。第二，相變材料要有一個較大的電阻變化的動態范圍。 很多文獻已經表明:相變前后電阻率的差別達到100～1 000 倍，這無論是對于此處新方案中獨特的狀態定義方法還是新型的ECC ，都是足夠的。

以比值為導向的狀態定義和PCM 的多值存儲

在基于2T2R 結構的新方案中，同一單元內的2 個PCR 電阻的比值決定該單元存儲信息的狀態。而相變材料本身巨大的電阻動態范圍給同一單元(2T2R) 內2 個PCR 的電阻比提供了一個“寬敞”的一維比值空間(one-dimensional ratio space ，ODRS) 。這個空間可被劃分為多個區間，用以表示多種不同的狀態。 以每個2T2R 單元存儲3 位2 進制數(即8 態) 為目標，阻值比要有8 種不同值(或不同范圍) ，要求每個PCR能夠被編寫為4 種不同阻值范圍的狀態，即R1 ，R2 ，R3 ，R4 ，其中R1 R2 R3 R4 。 每個PCR 都有4種可能的狀態，對應4 種電阻范圍，而2 個PCR 的阻值比有多種情況。 這里，取如下的8 種阻值比代表8 態為例，實現每單元3 位二進制信息的存儲。 這8 種阻值比是: R1/R4 ，R2/R4 ，R1/R3 ，R1/R2 ，R2/R1 ，R3/R1 ，R4/R2 和R4/R1 ，如圖2 所示。 各種狀態的區間由7 個預先設定的邊界數(1 ，a ，b ，c ，1/a ，1/b ，1/c) 進行劃分。

圖2 　一維比值空間內8 態的定義和區分

圖3 　存儲單元及外圍讀電路

圖3 是新方案下2T2R 結構和外圍讀電路的示意圖。 BS 信號打開選定的位線，同時保證讀操作時相同的位線電壓。 電流驅動模塊產生與PCR上流過電流等同的電流Ik 和I k+1以供S/A 比較。 外圍讀電路包括電流驅動模塊和7 個并行的S/A 以及輸出組合邏輯部分等。 7 個并行S/A 將選中單元中2 個PCR 的電阻阻值比與圖2 的7 個邊界數進行比較。 對應結果如表1 所示。

在表1 中，A n ( n = 0～6) 代表每個S/A 的比較結果，IRx ( x = 1～4) 則是相變電阻Rx 上流過的電流。 相同電壓下，電流比I Rx∶IRy ( x ，y = 1～4)反映了同一單元內2 個電阻的阻值比。 在表1 中，當IRx 小于m 倍的IRy時，比較結果為“0”，反之為“1”。 例如，當A 0～ A 6 是“0000000”時，A 1～ A 6的“000000”意味著電流比Ik/Ik+1小于a 且其倒數I k+1/Ik 也小于a。 符合這個條件的只有: R2/R1 或R1/R2 (這里假設連接奇數位線的電阻阻值作分子，連接偶數位線的作分母，以下同) 。 而A 0 為“0”意味著連接奇數位線的