Xilinx UltraScale™ 架構針對要求最嚴苛的應用，提供了前所未有的ASIC級的系統級集成和容量。

　　UltraScale架構是業界首次在All Programmable架構中應用最先進的ASIC架構優化。該架構能從20nm平面FET結構擴展至16nm鰭式FET晶體管技術甚至更高的技術，同時還能從單芯片擴展到3D IC。借助Xilinx Vivado^®設計套件的分析型協同優化，UltraScale架構可以提供海量數據的路由功能，同時還能智能地解決先進工藝節點上的頭號系統性能瓶頸。這種協同設計可以在不降低性能的前提下達到實現超過90%的利用率。

　　UltraScale架構的突破包括：

　　• 幾乎可以在晶片的任何位置戰略性地布置類似于ASIC的系統時鐘，從而將時鐘歪斜降低達50%
　　• 系統架構中有大量并行總線，無需再使用會造成時延的流水線，從而可提高系統速度和容量
　　• 甚至在要求資源利用率達到90%及以上的系統中，也能消除潛在的時序收斂問題和互連瓶頸
　　• 可憑借3D IC集成能力構建更大型器件，并在工藝技術方面領先當前行業標準整整一代
　　• 能在更低的系統功耗預算范圍內顯著提高系統性能，包括多Gb串行收發器、I/O以及存儲器帶寬
　　• 顯著增強DSP與包處理性能

　　賽靈思UltraScale架構為超大容量解決方案設計人員開啟了一個全新的領域。

　　越多越好

　　自從“全面數字化”(all things digital)概念引入以來，“越多越好”成為了所有市場領域中數字系統的一種基本的、必然的發展趨勢。這一期望成為了促使系統要求更高分辨率、更高帶寬和更大存儲量的基本動力。而“更多”這一理念同時從邏輯上也引發了如下事實的產生：

　　•更多的器件生成更多數據。
　　• 更多的數據意味著數據必須更快流動。
　　• 更多快速流動的數據要求計算速度更快。
　　• 更多的應用需要更快速地訪問更多數據。
　　• 數據量的增長和數據速率的提高對數據完整性提出了更高要求。

　　目前幾乎每個領域的數據創建和數據傳輸速率都在快速增長，這會加大對新型器件架構的需求，以應對如下問題所帶來的重重挑戰：

　　•海量數據流以及類似于ASIC的時鐘布線
　　• 海量I/O和存儲器帶寬
　　• 更快的DSP和包處理
　　• 電源管理
　　• 多級安全

　　UltraScale架構：賽靈思的新一代All Programmable架構

　　為了達到每秒數百Gb的系統性能和全線速下的智能處理能力，并擴展到Tb級和每秒萬億次浮點運算，需要采用一種新的架構方案。為此，我們要做的不僅僅是簡單地提高每個晶體管或系統模塊的性能，或擴展系統中的模塊數量，而是要從根本上改善通信、時鐘、關鍵路徑和互連功能，以滿足海量數據流、實時數據包和圖像處理需求。

　　UltraScale™ 架構通過在一個全面可編程(All Programmable)架構中應用最先進的ASIC 技術，可應對上述需要海量I/O和存儲器帶寬、海量數據流以及卓越DSP和包處理性能的挑戰。。UltraScale架構經過精調可提供大規模布線能力并且與Vivado®設計工具進行協同優化，因此該架構的利用率達到了空前的高水平(超過90%)，而且不會降低性能。

　　UltraScale架構是業界首次在All Programmable架構中應用最先進的ASIC架構優化該架構能從20nm平面FET結構擴展至16nm鰭式FET晶體管技術甚至更高的技術，同時還能從單芯片擴展到3D IC。UltraScale架構不僅能解決系統總吞吐量擴展和時延方面的局限性，而且還能直接應對先進工藝節點上的頭號系統性能瓶頸，即互連問題。

　　Xilinx UltraScale架構旨在滿足下一代系統級性能要求。(見圖1)　　

 

　　賽靈思對UltraScale架構進行了數百項設計提升，并將這些改進實現有機結合，讓設計團隊能夠打造出比以往功能更強、運行速度更快、單位功耗性能更高的系統。見圖2。