摘 要：本文提出了一種高效的復信號處理芯片的設計方法。本芯片是某雷達信號處理機的一部分，接收3組ADC的輸出復數據，依次完成去直流、加窗、512點FFT、求功率譜和累加3組信號的功率譜......
摘 要：本文介紹了應用于磁軸承的雙DSP熱備容錯控制方案，該方案采用時鐘同步技術，由總線表決模塊實現系統的容錯處理，硬件判決模塊實現硬件故障判斷。由中心仲裁模塊根據兩判決模塊的結果進行......
摘 要：本文在分析了非對稱同步FIFO的結構特點及其設計難點的基礎上，采用VHDL描述語言，并結合FPGA，實現了一種非對稱同步FIFO的設計。關鍵詞：非對稱同步FIFO；VHDL；F......
摘 要：本文介紹了基于TMS320VC33 DSP芯片的應變力測試系統的設計，給出了結構原理框圖，并圍繞DSP設計了測試系統的中斷、復位子系統、存儲子系統和通信子系統。同時還對測試系統......
摘 要：本文提出了一種利用邊沿觸發鑒相縮短鎖相環捕獲時間的方案，并詳細介紹了該方案基于FPGA的實現方法。通過對所設計的鎖相環進行計算機仿真和硬件測試，表明該方案確實可以提高鎖相環的捕......
摘 要：本文介紹了一種同步測周期計數器的設計，并基于該計數器設計了一個高精度的數字頻率計。文中給出了計數器的VHDL編碼，并對頻率計的FPGA實現進行了仿真驗證，給出了測試結果。關鍵詞......
