摘    要：本文介紹了基于PCI專用芯片PCI9054和CPLD的DVB碼流接收系統的硬件設計。該設計采用了PCI9054+CPLD的數字處理方案，并采用一種新的方法更高效地利用雙端口RAM，保證了高速、大容量數據流的實時處理。
關鍵詞：DVB；PCI；CPLD；雙端口RAM；WDM模式 
前言
通過PC接收DVB(數字視頻廣播)碼流已成為一項新的多媒體數據接收技術。因此，設計基于PC平臺的DVB碼流接收卡，是數字廣播電視發展的需要。
由于DVB傳輸流的平均傳輸速率為6~8MB/s,并且要求保證接收的實時性,本文選擇了PCI總線，其數據傳輸速率最高達528MB/s (66MHz,64bit)，完全滿足大容量高速實時傳輸系統的需求。另外，系統使用了CPLD，使設計方便靈活，易于修改，大大縮短了研制時間，并減少了系統硬件的復雜度。

系統硬件模塊設計概述
系統的硬件框架如圖1所示，整個系統硬件由DVB碼流傳輸接口和總線轉換接口組成。整個電路被PCI接口專用芯片PCI9054分為本地總線和PCI總線。
DVB TS流通過符合DVB標準的同步并行接口(SPI)輸入，通過高性能雙端口RAM IDT7006平滑高速數據流，在本地總線邏輯控制電路(CPLD)的控制下，采用DMA方式將數據經過專用的PCI接口芯片，實現本地總線與PCI總線的可靠通信。

傳輸流接口
DVB碼流傳輸接口是硬件電路的重要組成部分，主要包括符合DVB標準的同步并行接口、由雙端口RAM構成的高速數據緩沖區和基于CPLD的本地總線主控邏輯電路三個部分。完成對各邏輯模塊間的時序和邏輯控制(CPLD的開發)是電路設計的難點。
PCI接收卡TS流輸入接口
依照MPEG/DVB 規范要求，本文選取了SPI。SPI接口是一個符合MPEG/DVB規范的輸入/輸出接口，適于短距離或中等距離設備間的連接，接口采用25引腳D型接插件，有11對為平衡輸入或輸出,其中包括8對數據(差分數據)，1對時鐘，1對數據有效(即指出有效的數據位置)和l對包同步引腳，而且要同時傳送時鐘與數據同步信號。
基于雙端口RAM的
高速緩存電路
在高速數據采集和處理系統中，高速并行數據接口的設計占有非常重要的地位。利用高性能雙端口RAM能夠方便地構成各種工作方式的高速數據傳送接口。雖然PCI9054中存在雙向FIFO，但是存儲空間較小，并且本系統屬于高速數據采集和處理系統，為了保證數據通路的順暢，系統采用了IDT公司的IDT7006構成高速數據緩沖區，以保證將DVB傳輸流高效平穩地送至PCI接口。
IDT7006為16K