a一级爱做片免费观看欧美,久久国产一区二区,日本一二三区免费,久草视频手机在线观看

新聞中心

EEPW首頁 > 嵌入式系統 > 設計應用 > 《Cortex-M0權威指南》之體系結構---存儲器系統

《Cortex-M0權威指南》之體系結構---存儲器系統

作者: 時間:2016-12-23 來源:網絡 收藏

  處理器為32位處理器,所以具有最大4G的尋址空間。在體系結構上,空間被劃分位一系列的區域,每個區域都有推薦的用途,以提高不同設備間的可移植性。

本文引用地址:http://www.j9360.com/article/201612/341993.htm

  M0處理器內置了各種不見,例如NVIC和一些調試部件,它們都被映射到系統空間的固定地址上。因此所有基于M0的設備在中斷控制和調試方面,都由相同的編程模式。這種處理有利于軟件移植,也方便調試工具提供商位M0的微控制器和片上系統SOC提供開發調試方案。

 

  支持大端和小端操作,使用相應的配置即可選擇,但已經成型的設計不能在兩者切換。

  系統和外設由微控制器提供商和片上系統SOC設計者提供,因此基于Cortex-M0的產品的就存在各種大小和類型。



關鍵詞: 存儲器 Cortex-M0

評論


相關推薦

技術專區

關閉