摘要：基于多種微處理器的工業控制系統中共用存儲體的方法，論述了多微處理器的工業控制系統共用存儲體的工作原理和電路結構，解決了在多種微處理器系統中同時訪問共用存儲體問題。使上位機系統與下位機系統的數據傳輸由一般的工業控制總線級上升為處理器訪問存儲器級，且保證了控制系統數據傳輸的可靠性。

關鍵詞：控制系統 微處理器 共用存儲體

隨著計算機技術、微電子技術、網絡技術和自動控制系統的發展，基于多種微處理器的計算機控制系統已大規模應用于工業控制領域。這種體系結構一般都由上位機系統和下位機系統組成，上位機系統可以充分利用豐富的軟件資源、強大的系統和網絡功能，進行人機交互操作、數據分析、數據處理、數據存儲以及網絡的連接，以形成工業控制系統的局域網絡;下位系統則使用控制功能強、抗電磁干擾好、易于開發、具有智能的控制系統如單片機系統、PLC等，主要用于數據采集、數據轉換等一些具有特殊要求的工業控制過程。上位、下位機系統采用傳統的RS- 485或其它總線方式連接，如圖1所示。

這種系統結構方式主要存在抗電磁干擾性能較差、網絡及數據傳輸慢和硬件資源浪費等問題，整個系統還存在高性能CPU、存儲器與低性能傳輸系統之間的矛盾，不適合用于高速數據采集系統中。

隨著技術的發展以及控制對象生產工藝的要求，工業控制系統具有更高的實時性，對數據的采集和傳輸有了更高的要求，因此以上述方式組成的控制系統的缺點越來越突出。為了解決上述問題，作者將下位機系統作為上位機系統的功能擴充板，以減少上位機系統與下位機數據傳輸的距離，提高數據傳輸速率以及準確性，減少電磁干擾。

下位機系統由CPU、RAM、ROM、數據緩沖器、數據鎖存器、A/D(或D /A)轉換電路等單元組成，使用上位機系統的電源、數據線、地址線和信號控制線，減少了數據經網絡傳輸過程，避免了由于傳輸線路受電磁干擾帶來的一系列問題。數據存儲體系采用上位、下位機系統都可以訪問的高速存儲器解決了由于傳輸問題而導致的瓶頸，充分發揮高速存儲體性能，提高了數據傳輸的速度。上拉機系統系統使用TCP/IP通訊協議，連接多個上位機系統構成控制系統網絡。

1 工作原理

以上位機系統的工業IPC機和下位機系統的HD64180為例介紹系統的工作原理。電路原理圖如圖2所示。

下位機系統由CPU、數據存儲器、數據緩沖器、數據鎖存器以及譯碼電路等組成。可作為上位機的一個外部設備，使用地址可在I/O保留區C0H之后，目的是避免與上位機其它外部設備的地址產生沖突[1]。由于存儲體使用了上位機系統的部分數據線、地址線和控制信號線，可能產生上位、下位機系統同時對高速存儲體訪問的沖突，為了解決此問題，在下位機系統中使用兩組高速存儲體A、B。存儲體的地址在下位機系統中可安排在ROM的地址之后，在上位機系統中則在A000H之后，目的是避免與上位機系統內部存儲器地址產生沖突。數據緩沖與鎖存采用單、雙向總線收發器將上位、下位機系統的數據線、地址線和控制信號線對存儲體的操作隔離，通過對總線收發器使能端的控制決定CPU對存儲體的訪問。因此，對存儲體的讀、寫控制權在任一時刻只能屬于兩個CPU之一。

2 電路結構

為了保證存儲數據的連續性，下位機在系統的CPU即將對存儲體A的末地址進行操作時，發出轉體信號。上位機系統響應后，控制總線收發器的使能端使存儲體B與上位機系統總線隔離，則與下位機系統總線連通進行數據存儲操作，而上位機系統可以對存儲體A進行讀寫。電路中使用兩片存儲器構成存儲體，CPU對存儲體的使用由轉體控制信號通過反相器決定，保證對存儲體的操作在任意時刻只屬于兩個 CPU之一。當上位機系統對存儲體A操作時，U1、U2處于導通狀態，U3、U4、U5、U6處于隔離狀態，而U7、U8對于下位機系統來講則處于導通狀態。因此，系統中不會發生不同CPU對同一存儲體進行競爭的事件。

使用這種體系結構不僅有效地解決了工業控制系統中不同微處理器使用同一存儲體的問題，而且解決了不同CPU使用高速存儲器由于傳輸問題而帶來的瓶頸，使上位機系統與下位機系統的數據傳輸由一般的工業控制總線級上升為處理器訪問存儲器級，且保證了控制系統數據傳輸的可靠性。作者使用此方式體系結構開發了多種數據采集與處理系統，已在多個領域成功使用。