假如IC設計的速度能夠加快數倍，那么擁有各種復雜功能的各類電子產品將再次改變我們的生活。

　　IC設計中設計與驗證的流程通常需要數月甚至數年，其中的人工重新編碼的過程費時且容易出錯，Synopsys選擇這一環節為突破，開發出了Synphony高層次綜合EDA工具，通過其獨特的MATLAB語言、基于模型的解決方案，針對ASIC和FPGA芯片設計實現了10倍的設計與驗證能力。

　　據Synopsys公司總監Chris Eddington介紹，Synphony的創意來自被收購的Synplicity公司，經歷了2年多的開發時間，積累了無數設計工程師的經驗與客戶的反饋，而今Synphony可以方便的幫助設計師快速直觀地從高層次浮點M碼的可綜合子集中獲得定點模型，然后優化RTL，以滿足面積、速度和功耗的目標。

　　“雖然來自工程師經驗的總結，但經過匯總與驗證，Synphony比單一的工程師思考得更加縝密，”Synopsys總監陳俊麟說。今年年底，工程師們即將能夠體驗到Synphony帶來的不一樣的設計流程。

　　4G時代，更多的功能將被集成于手機，這也為芯片的設計與驗證帶來新的挑戰，EDA工具的革命必將助力于我們今天的信息時代。