消費類電子產品正在變得更復雜和更快速，因而使得測試成本成為問題。大的和復雜的SoC往往是消費類產品的心臟，不管它們的性能多么先進，其成本必須是低的。

　　各種內裝自測試(BIST)已應用于測試DUT(被測器件)的內部性能，導致產品較低的生產成本。剩下的主要問題是快速串行接口(如PCI Express，Serial ATA，FibreChannel和Serial RapidIO)的全面測試。這些高速鏈路在計算、通信和音視頻娛樂前進中是不可缺少的。

　　重視測試成本是一個重要的問題，設計人員已應用BIST技術到串行I/O口中。通常，器件制造商選擇用一般的ATE加具有寬范圍幅度和定時控制的位圖形或在環回配置中BTST產生固定幅度和定時圖形。第一種方法是精確和慢速的；第二種方法是快速的，但只在單工作點保證性能。

　　BIST Assist 硬件插入到環路中(見圖1)。控制軟件支持不同的信號幅度和延遲，這樣用所有可允許的值檢驗其工作。可以注入已知的破壞量(如抖動，偏移和共模信號)確保在最佳條件下正確的DUT行為。圖2示出1個通道的詳細框圖。

　　BIST Assist 板上4個分立不同環路的每1個環路的硬件性能指標包括：數據率1.5~6.4Gb/S，100mV輸入靈敏度(到100Ω負載)和1.8VPK-PK差分接收器范圍。從板上正弦波發生器或430ps的外部信號源在10KHz~100MHz加抖動。