DS-SS接收機全數字AGC的FPGA實現
該DS-SS接收機系統構成如圖1所示。其中射頻前端采用NemeriX公司的NJ1004芯片,數控衰減器采用M/A-COM公司的AT90-0106。
1 外部AGC原理和設計
接收機的接收信號經過濾波器、放大器1和下變頻器處理后,載波頻率變為1575.42MHz,再經過數控衰減器和放大器2進入射頻前端。在射頻前端,NJ1004芯片內部對輸入信號經過下邊頻、濾波、放大和AD采樣后,輸出SGN和MAG兩路中頻數字信號,AD采樣位數為2bit,采樣率為16.368MHz,中頻信號頻率為4.092MHz。射頻前端NJ1004內部含有一個AGC系統,其動態范圍為60dB。輸入信號在射頻前端的動態范圍內變化時,SGN輸出信號的占空比恒定為50%,MAG輸出信號的占空比恒定為33.3%。
由于射頻前端芯片內部AGC的動態范圍不滿足整個接收系統的工作要求,因此在接收機中增加一個外部AGC模塊以保證接收機的動態范圍。外部AGC控制模塊的功能是檢測出射頻前端輸出信號占空比變化而反映出來的接收信號幅度變化量,并通過低通濾波器濾出直流分量,經過一定的直流放大反饋給受控衰減器,調整輸入信號幅度,使輸入信號在放大器線性范圍和射頻前端AGC的調整范圍之內,以達到恒定幅度輸出的目的。
相關推薦
-
-
herbertwj | 2004-08-15
-
-
sandman555 | 2005-02-05
-
sandman555 | 2005-02-05
-
-
-
-
-
-
sandman555 | 2005-02-05
-
xiaohua | 2002-09-24
-
-
-
評論