臺積電在其 2025 年北美技術(shù)研討會上透露，該公司按計(jì)劃于 2024 年第四季度開始采用其性能增強(qiáng)型 N3P（第 3 代 3nm 級）工藝技術(shù)生產(chǎn)芯片。N3P 是 N3E 的后續(xù)產(chǎn)品，面向需要增強(qiáng)性能同時保留 3nm 級 IP 的客戶端和數(shù)據(jù)中心應(yīng)用程序。該技術(shù)將在今年下半年由 N3X 接替。

TSMC 的 N3P 是 N3E 的光學(xué)縮小版，它保留了設(shè)計(jì)規(guī)則和 IP 兼容性，同時在相同漏電流下提供 5% 的性能提升，或在相同頻率下提供 5% – 10% 的功率降低，同時為具有典型邏輯、SRAM 和模擬模塊組合的設(shè)計(jì)提供了 4% 的晶體管密度提升。由于 N3P 的密度增益來自改進(jìn)的光學(xué)器件，因此它可以在所有芯片結(jié)構(gòu)上實(shí)現(xiàn)更好的擴(kuò)展，特別是有利于 SRAM 密集型高性能設(shè)計(jì)。N3P 現(xiàn)已投入生產(chǎn)，因此該公司目前正在為其主要客戶構(gòu)建基于這項(xiàng)技術(shù)的產(chǎn)品。

宣傳 TSMC 新工藝技術(shù)的 PPA 改進(jìn)

*TSMC 公布的芯片密度反映了由 50% 邏輯、30% SRAM 和 20% 模擬組成的“混合”芯片密度。
**在同一區(qū)域。
以相同的速度。

但是，用于高性能應(yīng)用的 3nm 級工藝技術(shù)的時代并不止于 N3P。該節(jié)點(diǎn)之后將是 N3X，與 N3P 相比，它有望在相同功率下將最大性能提高 5%，或在相同頻率下將功耗降低 7%。然而，與 N3P 相比，N3X 的主要優(yōu)勢在于它支持高達(dá) 1.2V 的電壓（這對于 3nm 級技術(shù)來說是極端的），這將為需要它的應(yīng)用程序（即客戶端 CPU）啟用絕對最大可能的頻率 （Fmax）。該 Fmax 需要一個權(quán)衡：泄漏功率提高 250%，因此芯片開發(fā)人員在構(gòu)建具有 1.2V 電壓的基于 N3X 的設(shè)計(jì)時必須小心。N3X 芯片的量產(chǎn)有望在今年下半年進(jìn)行。

“N3P 于去年年底，即 2024 年開始生產(chǎn)，”臺積電業(yè)務(wù)發(fā)展和全球銷售高級副總裁兼副首席運(yùn)營官 Kevin Zhang 說。“我們將繼續(xù)增強(qiáng)我們的 3nm 技術(shù)。[…]我們的策略是在引入新節(jié)點(diǎn)后，我們繼續(xù)進(jìn)行增強(qiáng)，以便讓我們的客戶獲得技術(shù)擴(kuò)展的好處。[…]我們認(rèn)識到，對于我們的客戶來說，進(jìn)入 [新] 節(jié)點(diǎn)是一項(xiàng)重大投資，例如，在生態(tài)系統(tǒng)上開發(fā) IP。因此，我們希望我們的客戶繼續(xù)從他們對每個新節(jié)點(diǎn)的投資中獲得更多收益，但與此同時，我們正在為他們提供產(chǎn)品級別的增強(qiáng)。

TSMC 傾向于在一個工藝開發(fā)套件中提供工藝技術(shù)的多次迭代（例如 N5、N5P、N4、N4P、N4C）。一方面，這使公司能夠盡可能長時間地使用昂貴的設(shè)備，另一方面，這也允許其客戶盡可能長時間地重復(fù)使用他們的 IP。因此，N3P 是 N3X 是 N3 系列生產(chǎn)節(jié)點(diǎn)的自然補(bǔ)充。

雖然技術(shù)愛好者的目光都集中在臺積電依賴全環(huán)繞柵極 （GAA） 納米片晶體管的 2nm 級制造工藝上，但未來幾個季度將投放市場的絕大多數(shù)用于客戶端應(yīng)用的先進(jìn)處理器（包括下一代 iPhone、iPad 和 Mac）都將采用臺積電的 N3 系列工藝技術(shù)制造。