1   摩爾定律已到盡頭

摩爾定律是在1965 年由英特爾創始人之一戈登·摩爾提出來的，他指出，當價格不變時，集成電路上可容納的元器件數量約每年增加1 倍，性能也將提升1 倍。

但是這個節奏做了10 年以后發現不行，因為賺來的錢不夠支撐研發，因此1975 年修正為：每2 年把晶體管的密度增加1 倍。以這樣的節奏，技術研發的資金可以從商業盈利中掙出來。這種每2 年將集成電路晶體管密度加1 倍的提法持續了將近50 年。

吳漢明院士讀大學時，計算機叫8008（注：基于英特爾8008 微處理器），那時約有2 400 個晶體管，現在英特爾CPU 大概有10 億以上的晶體管。所以直到現在，英特爾是在用每2 年翻一番的節奏推出CPU。

持續的摩爾定律帶來了什么樣的結果？ 20 世紀70年代，1 個晶體管大概1 美元（1 美元約為6.5 元人民幣），現在1 美元可以買幾百萬個晶體管，晶體管的價格降到了百萬分之一?，F在的手機至少有2 億以上的晶體管，一般是幾百億個晶體管。如果回到20 世紀70 年代，手機成本就是幾百億美元！因此，摩爾定律的技術延伸給我們的社會和經濟帶來的影響是當初不可想象的。

摩爾定律的發展支撐了通信技術，從1G、2G 直到現在的5G，整個通信技術的發展完全是基于集成電路技術的發展， 從130 nm 到當今的14 nm、7 nm、5 nm ……

同樣，人工智能（AI）也是由于摩爾定律的支撐才能發展到今天。AI 計算機可模擬神經元特征，進行存算一體等計算，具有并行性、低功耗的特點，因此具有廣闊的產業前景。

中國工程院院士、浙江大學微納電子學院院長 吳漢明

通過圖1 可見，從20 世紀70 年代到2015 年之前，性能按照摩爾定律一代一代提升。但是到2015 年，其中4 條線已經無法繼續提升了，包括從單核發展到上百個核。性能、功耗等幾乎都到達了瓶頸，唯一的晶體管密度還是隨著時間的延伸繼續翻一番——還在遵循摩爾定律的節奏。但是摩爾定律有一個基本假設，技術往前走的同時，價格不能變，而實際上在2014 年/28 nm 時，每100 萬個晶體管約2.7 美分，當走到20 nm 制程時，100 萬個晶體管就需要2.9 美分，這表明單個晶體管的價格在上漲，實際上違背了初衷——晶體管的價格不能往上升。

圖1 后摩爾時代的特征

中國科學家許居衍院士在30 年前（注：1992 年的中國電子學會第五次學術年會文集）就預測在2014—2017 年，摩爾定律可能走到盡頭，準確預測到在2014年/28 nm 時摩爾定律就走不動了。但是許院士認為硅基的生命還是很長的，今后還有很長的時間在硅上延伸。

2   集成電路產業離不開全球化

集成電路產業面臨的主要挑戰是產業鏈太長、太寬。集成電路企業、公司、研究機構很多，主要是材料、設計、制造、裝備類。

既然這個產業鏈很寬很長，必然依賴于全球的流通。正是因為這種流通，使集成電路才能沿著摩爾定律發展到當今欣欣向榮的狀態。

既然是全球化產業，產業鏈的總體分布主要分成四大類：EDA/IP、設計（邏輯、分立、存儲）、裝備和材料、制造和封測，構成了集成電路產業鏈（如圖2）。

全球芯片制造的主要裝備有：光刻、刻蝕、CVD、CMP、檢測等，這些裝備各個國家所占的比例如圖3所示。

3   制造工藝的三大挑戰

1）基礎挑戰：精密圖形。以光刻機為主要裝備的工藝現在主要是用波長193 nm 的光源曝光出二三十納米的圖形。根據光學基本知識，當波長遠大于物理尺寸時，物理尺寸的投影會非常模糊，但是光刻工程師就做到了，現在7 nm 也可以用193 nm 波長的曝光工藝。

2）核心挑戰：新材料。21 世紀以來有64 種新材料（銅、鍺、鎳、高K 等）陸續進入集成電路芯片制造，支撐摩爾定律的推進。圖4 的5 組數據就是從（130~30）nm五個技術代，藍色部分表示只是尺寸的縮小，性能上沒有提升，這說明如果僅靠技術向前走，沒有新材料也是沒有用的——雖然可以做得很小，但是根本性能上不來。

性能提升主要靠新材料，像硅、銅等使32 nm 的性能得到70% 的提升。實際上，這一階段的技術提升完全是靠新材料支撐。所以在集成電路芯片制造中，主旋律就是新材料、新工藝。每種材料需要做數千次工藝實驗。新材料支撐成套工藝的研發。

3）終級挑戰：提升良率。因為工藝流程中積累大量統計誤差，假設每步良率99.9%，最后導致千步良率37%。所以這是所有芯片制造企業最頭疼、最艱難的挑戰。不管先進工藝做得多好，良率上不來，這個工藝就不能算成功，只有達到一定良率才能說是成熟的成套工藝。

圖3 全球芯片制造裝備

4   后摩爾時代的芯片技術趨勢

在后摩爾時代發展中，產業主要有3 個驅動力：高性能計算、移動計算、自主感知，例如物聯網就需要這3 方面的驅動。

這引導了8 項技術研發：邏輯技術、基本規則縮放、性能- 功率- 尺寸（PPA）縮放、3D 集成、存儲技術、DRAM 技術、閃存技術、新興非易失性內存技術。

目標主要是4 個：PPAC（ 性能、功率、面積、成本），它們必須在2~3 年內分別提升15%~30%。①性能：電壓不變，工作頻率增加15% 以上；②功率：性能不變，功率減少30% 以上；③面積：減少30% 的芯片面積；④成本：晶圓成本增加＜ 30%，使得縮放裸片成本減少15%。

后摩爾時代，性能的發展速度慢下來了。據AMAT- 興業證券經濟與金融研究院研報，1986—2002 年，每年的性能約提升52%；2002—2010 年，每年提升23%；2010—2014 年，每年提升12%；最近可以看到性能提升約3.5%。這意味著給了我們追趕者機會。摩爾定律走到盡頭叫后摩爾時代，對于追趕者是個機會。

通過各種各樣的結構改變做成新型器件，使技術能夠沿著摩爾定律繼續往前走，但是瓶頸是功耗和速度呈非常矛盾的比例關系——頻率的三次方是功耗，功耗會以這樣的速度上升。新興技術包括TFET（隧穿）等是延續摩爾定律的主要方向（如表1）?！邦惸X模式”也很熱門，是有很好產業前景的技術方向。相對基礎一點、遙遠一點的包括通過改變狀態實現邏輯運行的新型范式，自旋電子的方向以及量子計算的新模式可能是未來新型集成電路的發展方向，但是這個方向是非常前沿的，最近5~10 年基本看不到產業化。

統計2020 年的集成電路制程，可以看到10 nm 節點以下的先進產能僅占17%，而83% 的市場是相對成熟的技術節點（圖5），所以這83% 的創新空間應該引起高度重視——盡管前沿技術要高度重視，但是成熟工藝上的發展空間也很大。

圖4 新材料的帶動作用

既然先進工藝很難走下去，用戶及芯片設計公司最關心的應該是系統性能。很高興看到國內有一家新創立的公司——芯盟科技，通過異構集成，用40 nm 的工藝實現了可以和16 nm 相媲美的性能。這種通過比較成熟的工藝做出先進的系統，在后摩爾時代是非常好的方向。

圖5 10 nm節點以下先進產能占17%

5   樹立以產業技術為導向的科技文化

吳漢明院士非常認可樹立產業技術導向的科技文化。

1）產業技術不是科研機構轉化后的應用開發，而是引導科研的原始動力。如果定課題的時候定的研究方向就是產業技術，其實不應該存在轉化問題。轉化是一個加生飯，因為本來題目方向定不好，成果做完了才要轉化到企業，這個動作是很奇怪的。例如英特爾或臺積電根本沒有研發線，就是在線上做研發，成果就地轉化，沒有轉來轉去的事。轉來轉去說明當時做的事情沒想明白。當然做基礎研究可以這樣做，做集成電路還是需要產業引領的科技文化。

2）通常實驗室做的是點的突破，一俊遮百丑，而產業技術不能有明顯短板。產業需要的是面的突破、全方位的突破，性能做好了只是一個步驟，產業化包括良率、成本等綜合因素。

在集成電路方面，吳漢明院士非常認可、提倡產業引領的科技文化，同時商業成功是檢驗技術創新的唯一標準——如果做一個技術不能商業化，價值不會那么高。

3）技術的3 階段、企業與科研院所/ 高校的關系技術研發分為3 個階段：首先是前沿技術，通常由高校、研究所做的前沿技術；然后發展到產前技術；最后實現產業技術（如圖6）。

3 個節點有機聯合起來，前沿技術和產前技術基本上是供給側的創新驅動的研究模式，高校和科研院所是主力部隊；從產前技術到產業技術基本上是企業引領的市場需求的工作，所以在供給側和需求側重合的地方就是產前技術。

在這個指導下，浙江大學正在建設12 英寸（1 英寸約為2.54 cm）成套工藝研發平臺，目的有3 個：①希望把設計和制造創新一體化，同時也是針對后摩爾時代碎片化的市場以小批量、多樣化在實驗平臺上進行很多創新、驗證的機會；②在學生培養方面，需要做新工科的學院建設，讓學生有更多的產教融合的實驗場景；

③希望突破一些產業鏈發展瓶頸，包括新材料、新裝備、新零部件、新運營模式等，在這個實驗線上可以進行嘗試。

圖6 技術三階段、企業與科研院所/高校的關系

4   小結

1）全球化是不可替代的途徑，需要企業國際化、外企本土化。集成電路的發展一定是全球化的，某些國家說單邊主義發展其實是沒有前途的。

2）芯片制造三大核心挑戰：圖形轉移、新材料和工藝、良率提升。

3）后摩爾時代的產業技術發展趨緩，創新空間和追趕機會大；

4）樹立產業技術導向的科技文化，技術成功全靠市場鑒定。

（本文來源于《電子產品世界》雜志2021年7月期）