由于運營商大手筆進行基礎設施建設的時代已經過去，成本和靈活性成為對通信基礎設施的共同要求，對于TD-SCDMA基站更是如此。因為采用了智能天線等先進技術，TD基站的容量大幅提升，但也還帶來了成本挑戰;另外，TD技術仍在演進之中，要求核心芯片同時提供高性能和可編程能力。這限制了初始成本高和靈活性差的ASIC芯片，為可編程DSP和FPGA帶來了更多的機會。為了應對這些挑戰，DSP和FPGA供應商紛紛在工藝技術和架構上進行創新，并試圖踏入對方的領地。此外，可能會在TD領域興起的Femto基站也吸引了DSP和FPGA供應商，以及一些新興芯片供應商。

智能天線助FPGA進入TD基站射頻卡

傳統上，FPGA主要發揮接口和連接功能，但FPGA技術進步和系統對大量計算的需求，讓更多的FPGA進入了基站系統的核心——射頻卡和基帶卡中，這在TD基站中更是明顯。IEEE高級會員、賽靈思公司無線基礎設施垂直市場系統架構師溫得敏博士表示：“除了膠合邏輯和連接功能外，FPGA正進入系統核心，這已經是一種趨勢，特別是在射頻卡應用方面。”

與WCDMA相似，TD基站射頻卡處理涉及到DUC(數字上變頻)、DDC(數字下變頻)、CFR(峰值因子降低)和DPD(數字預失真)等。不同的是，由于TD采用智能天線(SA)等先進技術，在提升基站容量的同時，也帶來了更多通道和更多成本。溫得敏解釋說：“由于智能天線在均勻圓陣列(UCA)中使用了多達8個天線，實現和部署成本都比WCMDA系統高。實現成本高是因為要為UCA中的每個天線復制收發鏈，除了額外的ADC和DAC外，需要為每個天線復制DUC和DDC鏈。因此正確實現SA，同時獲得性能和成本效益，是基站設備商的主要挑戰之一。”

而FPGA的強大并行處理能力可以很好滿足這種需求。溫得敏表示，以專用芯片組的方式復制DUC和DDC鏈，會對PCB面積、功耗、散熱以及射頻卡的可靠性產生影響。利用Virtex4 SX FPGA中內嵌的DSP48乘法器，賽靈思為數字前端(DFE)設計提供完整參考方案包。采用賽靈思的TD DFE方案，基站供應商能夠實現18通道射頻卡、6載波和3天線的配置，只需使用單個的Virtex4 SX25，取代多達5×DUC和5×DDC ASSP芯片組，可獲得更低成本、更低功耗和更好的電路板可靠性。

溫得敏還補充說，通過使用恰當的打包方案，基站供應商可以方便升級，滿足額外的需求，例如采用更多的天線或諸如MIMO這樣的先進天線應用。這意味著升級到更大型的FPGA，無需更改最初的射頻卡PCB。另外，采用賽靈思最新的65nm Virtex 5，客戶可以獲得更強性能和更大功耗節省。

對于DFE應用，Altera公司通信業務部門高級總監Arun Iyengar也指出：“TD射頻卡的多通道特性非常適合采用FPGA。利用我們DSP Builder工具中的IF Modem框架和創新，在Stratix III DSP引擎上實現時分復用和多路通道，Altera FPGA能夠輕松完成這些任務。”

除了實現成本外，采用智能天線的另外一個問題就是現場安裝成本。一個解決方法是使用射頻拉遠單元(RRU)，PA靠近天線陣列，因此縮短昂貴的低損耗RF同軸線。連接RRU和基帶卡是采用IF數據協議，例如CPRI或者OBSAI光纖鏈路，而它們通常在FPGA中實現，Altera和賽靈思都有相關解決方案。溫得敏表示：“賽靈思通過合作伙伴提供完整的RRU方案，可以用于WCDMA、WiMax和TD-SCDMA。”

Altera的Iyengar還補充說，由于TD使用智能天線，必須進行智能天線校準，在任何公開的出版物中，對這一關鍵領域的關注還不夠。校準目的是估算并補償多路天線接收和發送側引入的振幅和相位差。因此，校準單元作為基站的一部分，類似基站的另一個發射器和接收器，從而可以估算這些差異。這需要進行系統分支(system ramification)，并且需要很深的技術，而Altera在這方面有豐富的系統經驗，并且與客戶在系統規劃上分享這些經驗。

TD基站主要芯片供應商德州儀器(TI)也表示，TD信號鏈密度要求采用高集成度方案，以節省PCB面積，另外，它也給射頻卡上高質量時鐘分配帶來挑戰。由于產品線寬廣，TI目前提供成熟的完整信號鏈方案，包括DDC/DUC、高速數據轉換器、RF、時鐘、背板接口以及標準邏輯組件等。TI強調端：“在收發端，TI產品路線圖將和TD發展方向保持一致，為演進中的TD提供完整解決方案。一個例子就是最新的只有單個天線的室內RRU，與室外RRU不同的是，室內RRU定位于更高輸出功率，因此需要開發最佳效率和性能的新技術。TI關注這種演進需求，將利用廣泛IP組合提供高集成度芯片組方案。”

TD演進加劇基帶卡上DSP和FPGA之爭

除了射頻卡外，FPGA更大的野心還在于基帶卡，而這一直是TI和飛思卡爾等DSP芯片廠商的領地，不久前，TI就宣布，大部分中國試運行中的TD基站采用了其TMS320TCI100 DSP。雖然現階段FPGA主要還是充當DSP的協處理器，但隨著兩者都在向對方領地滲透，未來兩者的正面競爭不可避免。

Altera的Iyengar介紹說，和WCDMA類似，FPGA在TD數字基帶中用于實現碼片率處理以及同步(FFT或者FIR相關)，還可以用于TD基帶中的聯合檢測，以及實現QRD-RLS脈動陣列等。他還指出，更強的處理需求，使得更多FPGA將應用于基帶卡中。他解釋說，幾年前，CDMA帶寬只有1.25MHz，目前談論的LTE單載波帶寬達到了20MHz。作為一種趨勢，所有無線技術都向OFDMA-MIMO發展。另外，網絡架構正扁平化，很多功能進入基站中，以降低延遲和為最終用戶提供真正的移動寬帶體驗。這導致需要更強的處理能力，大部分是純粹的數據通路和并行處理，基于FPGA的基站利用了FPGA天生的靈活性和擴展性，無論是傳輸回程卡、MAC/RLC(射頻鏈路控制)、PHY還是射頻收發器，FPGA應用都在逐步增長。Iyengar總結說：“ DSP SoC非常適合實現某些信號處理任務，例如控制或者非確定性任務。我們認為基于FPGA和DSP的基站將是主流，只有很少的ASIC新設計。”

和Altera一樣，賽靈思的溫得敏也認為FPGA用于基帶信號處理的驅動力是更高的數據率和更低的延時需求，但他的觀點更為激進，暗示FPGA將取代DSP成為基帶核心。他表示，傳統的系統劃分方法是，DSP芯片用于符號率處理，FPGA用于諸如碼片率處理這樣的高計算量和重復性任務。然而，更小的延時要求、鏈接自適應和為不同服務提供QoS的需求，預計未來更多的FPGA將應用于諸如LTE要求的基帶功能。他強調說：“這意味著單獨的DSP處理器將轉向更高層中的低計算負載和控制應用。另一方面，由于延時要求，系統廠商可能只需要一個網絡處理器，所有其它必要的較低層功能都在FPGA上完成。”

對此，TI DSP系統業務發展經理李儉反駁說：“在可預見的未來，FPGA不可能取代DSP。”他表示，數據服務需求要求更強計算能力的同時，也要求復雜控制功能，而通過集成更強加速器、多核和存儲架構創新，TI DSP可以同時滿足這兩種需求，并且可以消除FPGA。

李儉解釋說，當談論DSP的時候，傳統意見是看其執行數?運算的速度，例如FFT和CTC等，實際上3G比FFT處理和自適應調制復雜得多，DSP器件中集成的硬件加速器就可以有效完成這類運算。3G不同之處在于數據服務能力，例如HSDPA、HSUPA和未來的LTE，這要求器件在復雜控制和數據處理方面具有良好的性能，而FPGA難以做到。憑借優化的L2內置內存和內部存儲架構，TI DSP是市場中性能最均衡的產品：計算速度快;在支持復雜控制代碼方面功能強大。市場中的有些產品在硅片內部放置了很大的存儲記憶體，但L2緩存卻很小很慢，這種方式在數據服務相關應用方面具有很大的設計風險。

除了已大量用于TD試驗網的單核TMS320TCI100外，TI還在提供多核DSP TMS320TCI6?87樣片，它采用3個1GHz DSP核，可以用于GSM、TD與WiMAX基站。TCI6?87具有天線接口和串行Rapid I/O接口，并集成了TCP2和VCP2加速器，提升了系統性能并降低了成本。值得注意的是，TI已經針對WCDMA基站推出了高集成度3核DSP TMS320TCI6?88，通過集成大量加速器和接口，TCI6?88能夠在單芯片上支持WCDMA宏基站所需的所有基帶功能，且無需 FPGA、ASIC及其它橋接器件，總BOM縮減為原來的1/5。

TI是否也會為TD基站 定制這樣的SoC呢?李儉表示：“TI非常專注于TD系統，至于為TD定制的SoC，目前正在開發之中，我們不能透露細節。”他還指出，除了改善內核性能以外，TI將增加更多強大的硬件加速器以提升系統性能。另外，TI也在提升緩存架構，以擴大領先對手的性能優勢。

李儉總結說，從芯片角度來看，FPGA在功耗方面的表現仍然不好，而且在大量生產方面不具有成本效益。將來當TD網絡變得更加成熟的時候，一些OEM廠商可能會考慮把ASIC用于碼片率處理，外加DSP用于符號率處理，就象一些主要OEM廠商現有的WCDMA系統。當考慮是否設計ASIC時，應該認真分析所需時間和高額研發費用，以確保合理的投資回報。

對于FPGA的成本和功耗問題不利于大量生產的說法，FPGA陣營表示反對。溫得敏指出，賽靈思提供兩種降成本的途徑，一是客戶可以利用賽靈思最新的芯片技術，如已經出貨的65nm FPGA;二是嚴格意義上的cost down方法，賽靈思提供easypath FPGA定制技術，可以將單位成本降低30~75%，風險非常低，無需設計工程資源，從開始到完成只需要12周時間。

Altera的Iyengar則強調：“在未來系統中，靈活性和低成本是關鍵因素。FPGA能滿足所有這些發展趨勢，它具有內在的低成本能力，例如Altera的HardCopy，將成為首選方法。DSP有一定的靈活性，但是成本不低，ASIC有成本優勢，但完全喪失了靈活性”。他還特別強調了Altera 65納米FPGA的低功耗優勢可以降低成本。他解釋說，應該同時關注CAPEX成本和OPEX成本，運營商所花費的OPEX幾乎是CAPEX的3倍，功耗是一個重大的因素，Altera預見到了這一點，和其他65nm工藝技術相比，從四個方面采取措施解決了功耗問題。

TD Femto基站成為新老廠商的新戰場

在WCDMA和WiMax領域，微微基站(Pico)和毫微微基站(Femto)已經成為非常熱門的話題。由于它可以降低網絡部署成本，解決傳統3G室內覆蓋和死角問題，改善室內無線寬帶服務，并抵抗VoIP的威脅，受到了不少運營商的追捧，也成為芯片供應商爭奪的新陣地。

Altera的 Iyengar表示，Pico和Femto是WCDMA和WiMAX的關鍵增長領域，隨著覆蓋區域的增加，TD也會走同樣的路。Altera的Cyclone和HardCopy等產品在Pico和Femto上都得到了廣泛應用。對于Pico，我們的解決方案被WCDMA、WiMAX、CDMA2k和TD產品所采用。WCDMA、CDMA2k和WiMAX Femto產品也有較大的需求，不過目前還沒有看到任何TD Femto產品的公開發布。當然，我們也完全能滿足這一市場領域的需求。

賽靈思的溫得敏也指出，WCDMA領域Pico 和Femto需求背后的推動力是提供更高容量和更高速率的數據服務，例如為手機用戶提供VoD服務，而無需給宏基站帶來負擔。TD網絡將會看到這種需求，特別是不久的將來IPTV和帶高清LCD的手機等殺手級應用變得普遍。

不過，TI卻認為TD Femto還需要一段時間。李儉表示，TI發現有些運營商對于Femto布署感興趣，而且希望在2008年開始場外試驗。但是，具體的系統和產品要求不是非常明確，而且似乎仍在變化之中。OEM廠商擔心在布署Femto時會遇到障礙：(1)頻率規劃，以及femto基站和macro/mirco/pico基站之間的干擾問題仍然有待解決;(2)DSL傳輸的QoS問題;(3)運營商能夠獲利的商業模式問題;(4)需要很多功能，但目標成本非常低。

李儉表示， TD首要任務是建立網絡覆蓋，在TD布署的初期階段，Femto需求應該不是非常迫切，甚至從運營商的角度看也是如此，另外Femto基站規格尚未確定。但他也表示，TI DSP產品線范圍廣泛，從低成本、高性價比的達芬奇系列(ARM+DSP)到高性能多核DSP，如何建立Femto基站，取決于客戶的目標規格。

賽靈思的溫得敏則再一次“向DSP開炮”：和單個宏/微基站相比，Femto只需服務于很少的用戶，因此目前用于基帶處理的DSP處理器是“大材小用”。另外，由于Femto和WLAN接入點類似，因此BOM成本將是主要推動力。因此，為了滿足Femto設計，用戶會很自然用低成本的處理器實現更高層功能，同時用DSP優化的低成本Spartan-DSP實現物理層——Spartan-DSP的計算性能可達30GMAC。

新興基帶芯片供應商picoChip總裁兼CEO Guillaume d'Eyssautier認同BOM成本是Femto的主要推動力。不過，他笑道：“因為成本和功耗問題，我們的競爭對既不是DSP，也不是FPGA，而是ASIC，不過ASIC沒有我們的靈活性。”多核DSP廠商PicoChip是目前Femto的主要芯片供應商之一，據稱也有中國廠商采用其芯片研發TD Femto。

與傳統DSP、FPGA處理器不同的是，picoChip的多核DSP是一種粗粒度的超大規模并行異構16位處理器陣列，其運算和通信資源是靜態分配的，它把專用ASIC的計算密度和傳統高端DSP的可編程性結合在一起，據稱可取代含有多個DSP、FPGA及通用控制器的混合架構體系。目前picoChip采用90納米工藝的第三代PC202器件已經量產，它集成了ARM9核(280MHz)，含有248個處理單元，片上集成了FFT、CTC、Viterbi、R-S和Encryption等硬件加速器，可提供230GMIPS和31GMACS的性能。