Cadence設計系統公司今日宣布，正式交付完整的數字與簽核參考流程，用于Imagination Technologies (IMG.L)公司PowerVR Series7圖形處理單元(GPU)。采用此高度集成的Cadence® 參考流程，550萬實例的完整合成與設計實現可在2.5天完成。對比上一代Cadence設計流程，產品開發設計時間縮短1倍以上。同時，采納新參考流程后，芯片面積平均縮小3%，Imagination最復雜的組塊面積可縮小達7%。

　　此參考流程操作簡單，僅需單次執行;同時為設計師提供指南，使用易于部署和支持的文件及腳本對PowerVR GPU內核進行優化。流程內包括如下Cadence數字與簽核工具：

　　· Innovus™ 設計實現系統：采用大規模并行處理架構的下一代物理設計實現工具，助力片上系統開發商設計具有強大PPA性能(功耗、性能和芯片面積)的高質量產品。

　　· Genus™ 合成解決方案：寄存器傳輸級(RTL)合成及實體合成引擎，助力RTL設計師提高設計效率，應對開發挑戰。采納該解決方案后，合成時間進一步縮短，最快可提高5倍，數據通路面積最高可減小20%，同時實現超1000萬實例的線性擴展。

　　· Tempus™ 時序簽核解決方案：一套完整的時序分析工具，利用大規模并行處理和物理感知時序優化，避免簽核時序收斂。

　　· Conformal® 等價性檢查器：業內受到最廣泛支持的獨立正式驗證方案，無需測試矢量，實現數百萬閘級設計的驗證及調試糾錯。

　　· Quantus™ 準諧振變換提取解決方案：新一代寄生參數提取工具，已在實際開發設計中得到驗證，運行速度較單角點或多角點提取方案更快;對比 Foundry Golden，精度也為業內最佳

　　如需了解Cadence PowerVR參考流程解決方案的更多信息，請登錄: http://www.cadence.com/solutions/full_flow_digital/Pages/default.aspx。

　　“作為業界領先的圖形技術，PowerVR GPU已被用于全球最知名產品的開發及設計，”Imagination市場執行副總裁Tony King-Smith表示。“我們的客戶非常注重高擴展度GPU為芯片生產及設計帶來的速度提升與面積縮小。與Cadence合作，我們攜手打造基于其數字與簽核工具的參考流程，助力獲得許可的客戶以更快的速度生產出面積更小、更高速的芯片。”

　　“可以預見，Imagination PowerVR GPU采納全新Cadence數字與簽核參考流程后，我們的共有客戶將設計出PPA性能更佳的產品，”Cadence高級副總裁兼數字與簽核部門總經理Anirudh Devgan博士表示。“通過聚焦現有環境下設計師的復雜需求，我們成功打造出針對PowerVR的優化流程，性能更佳，且能幫助使用PowerVR GPU的客戶用更短的時間設計出更可靠、更具創新力的產品，并進一步縮短上市時間。”