HDLC(High Level Date Link Control)協議是通信領域中應用最廣泛的協議之一，它是面向比特的高級數據鏈路控制規程，具有差錯檢測功能強大、高效和同步傳輸的特點。目前市場上有很多專用的HDLC芯片，但這些芯片大多控制復雜，通道數目有限；另一方面，專用芯片的使用會有效增大PCB板面積，不利于設備的小型化，而且帶來高成本等問題。
FPGA能對任意數據寬度的信號進行處理，內部的功能模塊可以并行處理。因此，采用FPGA技術設計HDLC協議控制器可以均衡整個系統的負荷，實現多通道的高性能HDLC協議控制器，保證通信的可靠性。同時它還具有設計開發周期短、設計制造成本低、可實時在線檢驗等優點，因此被廣泛用于特殊芯片設計中。本設計中采用Altera公司的EP2C70F672C8芯片來實現HDLC協議控制器。

1 HDLC協議簡介
在HDLC通信方式中，所有信息都是以幀的形式傳送，HDLC幀格式，如表1所示。

(1)標志字。
皿LC協議規定，所有信息傳輸必須以―個標志字開始，且以同一個標志字結束，這個標志字是01111110。開始標志到結束標志之間構成―個完整的信息單位，稱為一幀。接收方可以通過搜索01111110來探知幀的開始和結束，以此建立幀同步。在幀與幀之間的空載期，可連續發送標志字來做填充。
(2)信息段及“0”比特插入技術。
HDLC幀的信息長度是可變的，可傳送標志字以外的任意二進制信息。為了確保標志字是獨一無二的，發送方在發送信息時采用“0”比特插入技術，即發送方在發送除標志字符外的所有信息時(包括校驗位)，只要遇到連續的5個“1”，就自動插入一個“0”；反之，接收方在接收數據時，只要遇到連續的5個“1”，就自動將其后的“0”刪掉。“0”比特插入和刪除技術也使得’HDLC具有良好的傳輸透明性，任何比特代碼都可傳輸。
(3)地址段及控制段。
地址字段為8位，也可以8的倍數進行擴展，用于標識接收該幀的棧地址；控制字段為8位，發送方的控制字段用來表示命令和響應的類別和功能。
(4)幀校驗。
HDLC采用16位循環冗余校驗碼(CRC-16)進行差錯控制，其生成多項式為x16+x12+x5+1，差錯校驗指對整個幀的內容作CRC循環冗余校驗，即對在糾錯范圍內的錯碼進行糾正，對在校錯范圍內的錯碼進行校驗，但不能糾正。標志位和按透明規則插入的所有“0”不在校驗的范圍內。