引言

當今的嵌入式系統開發人員面臨前所未有的挑戰，努力向市場推出最具競爭力的產品。

直到最近，實現的大部分系統還局限于需要大量軟件而且功耗非常高的多芯片系統或者昂貴的SoCASIC.但是，越來越多的設計團隊感到受市場壓力以及資源限制的影響，這些方法的吸引力越來越低。而對于基于ARM的嵌入式系統，FPGA技術、知識產權（IP）以及設計工具的發展促進了用戶可定制SoC FPGA 的誕生。這些器件不但克服了傳統方法的缺點，而且在嵌入式系統實現上非常獨特，具有明顯的優勢。

應用廣泛的ARM處理器

僅僅幾年前，處理器市場還是四分五裂。PowerPC、RISC、MIPS、SPARC 以及很多其他平臺都在競爭市場主導地位。但是，隨著市場的成熟，而且越來越專業化，某些平臺在一些應用領域中脫穎而出。特別是嵌入式系統應用領域的ARM處理器（圖1）尤其如此。

圖1. 嵌入式系統應用中流行的平臺

在發展迅速的嵌入式系統市場上應用非常廣泛的ARM處理器非常適合設計人員使用。

首先，發展非常成熟的軟件、開發工具和ARM兼容器件輔助系統實現了能夠協同工作的解決方案工具箱。其次，受迅速發展的ARM市場規模經濟因素的影響，出現了更好、更先進的系統實現選擇。

嵌入式系統設計挑戰

與以往相比，嵌入式系統開發人員必須建立高性價比系統。迅速擴張的全球市場對設計人員的要求越來越高。但中國、印度和拉丁美洲等新興市場領域的機遇也越來越多，這些市場越來越重要，不容忽視。為滿足越來越高的用戶基本需求，需要支持各種標準和價格、性能以及特性的平臺。而且，競爭在全球展開，這對設計團隊的壓力更大，要求在越來越小的市場窗口內推出特性豐富的產品。

然而，對嵌入式產品的要求如此之高，設計團隊卻在不斷減少。經濟壓力迫使很多公司縮減規模，設計資源也由此受到影響。結果，開發團隊的規模在縮減，而工作強度卻在增大。

對成本非常關注的基于ARM的嵌入式系統設計人員越來越明顯的感受到這一壓力，清楚的認識到傳統實現方法的缺點。多芯片解決方案實現起來相對容易一些，但是成本高，缺乏靈活性，性能/ 功耗指標達不到目前應用的需求。采用了軟核處理器的單芯片解決方案實現起來也相對容易一些，但是難以達到功耗和性能目標。ASIC SoC 具有板上硬核ARM內核，功耗和性能表現非常出色，但是面市時間長，不靈活，對于大部分應用而言成本過高。為提高競爭力，嵌入式系統開發人員需要一種能夠幫助他們開發獨具優勢產品的解決方案，非常靈活，效率也非常高。

新一類SoC

在過去十年中，FPGA 內置嵌入式處理器的應用在穩步增長（圖2）。由于Altera 在FPGA 技術上的進步，出現了新一類SoC 器件，滿足了目前嵌入式系統應用的多種功能需求。基于ARM的SOC FPGA 在一個SoC 中結合了硬核ARM處理器、存儲器控制器以及外設和可定制FPGA 架構。這些SoC FPGA 解決了設計人員面臨的很多難題，突出了產品優勢，價格和性能達到最優，產品能夠及時面市，延長了產品使用壽命。

圖2.FPGA 中處理器的發展

SoC FPGA

基于ARM的SoC FPGA（圖3 所示）在單片FPGA 中緊密結合了經過優化的“硬核”處理器系統（HPS）模塊。HPS包括雙核ARM處理器、多端口存儲器控制器以及多個外設單元，處理器性能達到4，000 DMIPS（DhrySTONes 2.1 基準測試），功耗不到1.8 W.這些硬核IP模塊提高了性能同時降低了功耗和成本，減少了對邏輯資源的占用，突出了產品優勢。用戶可以定制片內FPGA 架構，開發專用邏輯。可編程功能支持采用新的或者修改后的通信標準和網絡協議，進一步調整性能。

圖3. 處理器與FPGA 架構緊密集成

與傳統的解決方案相比，SoC FPGA 在性能上有明顯的優勢。硬核單元相對于軟核IP進行了很大的優化，在所采用的工藝節點上，實現了最好的性能、最低的功耗以及最高的密度。FPGA 通常是新工藝節點最先推出的器件，因此，設計人員利用SoC FPGA 能夠使用最新最好的半導體技術。而且，與基于電路板的解決方案相比，片內總線緊密連接各個單元，進一步提高了性能和功效。從系統整體角度看，SoC FPGA 明顯減小了系統體積，降低了功耗和成本。