如果內核與 I/O 上電之間要求有幾毫秒的短暫間隔，那么可實施逐次排序 (sequential sequencing)，具體順序隨意。其方法之一很簡單，就是將一個穩壓器的POWERGOOD 引腳連接至另一個穩壓器的 ENABLE 引腳即可。另一種方法則是采用熱插拔類型的定序集成電路來控制每個電壓電平的打開和關閉。這能夠實現靈活性，但也會占用板級空間，并增加成本。
　　如果我們需要最小化上電與斷電期間的內核與 I/O 電壓差動的話，那么就可采用同時排序。在實施同時排序時，內核與 I／O 電壓彼此跟蹤，直至達到所理想的較低電壓電平為止。這時，較低的電壓在其穩壓點上不再上升，而較高電壓繼續上升。德州儀器 (TI) 推出了帶有 TRACKIN 引腳的 TPS54x80 開關穩壓器和帶有自動跟蹤功能的 PTH 系列 DC/DC 模塊，它們都可用于實施同時排序。圖2顯示了上電過程中的內核與 I/O 電壓跟蹤情況。
　　如果在內核處于“打開” 很久前就施加 I/O 電壓，而且內核與 I/O 電壓之間必須存在最小增量，那么我們可方便地實施預偏置方法。在這種情況下，處理器制造商建議在上電前用二極管對內核電壓進行預偏置。二極管上的電壓下降在內核與 I/O 電壓之間保持最小增量。采用同步補償 DC/DC 轉換器時，應確保低壓側MOSFET 在啟動過程中保持關閉，否則已經施加給內核的失調電壓就會在 DC/DC 轉換器啟動時匯至接地，這可能會損壞二極管。內核電壓隨二極管電壓下降而隨 I/O 電壓相應變動，這表明處理器的內核電壓在打開前已經有了偏移值。隨后，內核在失調電壓的基礎上斜線上升，直至達到所需的電壓電平為止。圖3給出了預偏置啟動波形圖的一個示例。TPS54x73 開關穩壓器與 PTH 系列 DC/DC 模塊可用于實施預偏置啟動。

　　為 PLL 供電
　　許多較新型的處理器除了內核與 I/O 電壓之外還要求單獨的 PLL（鎖相環）電源。如果執行代碼時PLL的電壓處于最小和最大容限之外，而且很不穩定，那么就可能會導致數據損壞，或處理器鎖死。我們可采用簡單的預防措施，如使用電源電壓監控器 (SVS) 等，來保護數據的完整性。內核與 I/O 電壓穩定后，PLL電壓的容限必須在一定的時鐘周期之內，如在執行任何代碼前容限必須保持在最大1,000 個時鐘周期內。某些處理器包括內置的SVS功能，可讓PLL電壓趨于穩定。如果您的處理器不具備上述的內部處理功能，那么可采用電壓容限要求較嚴格的電源電壓監控器來確認內核與 I/O 穩定性。請確保監控器的“RESET”時間大于 PLL 電壓穩定下來所需的時鐘周期數。電源紋波抑制 (PSRR) 較強的低壓降調節器（如 TPS79xxx 系列）有助于降低不必要的噪聲尖峰進入 PLL。

　　總結
　　目前，先進的高性能處理器需要高性能負載點電源。更大的旁路電容、排序、浪涌電流、精度調節以及 PLL 供電電壓監控都是目前負載點電源所必須解決的問題。5年以前適用的電源解決方案可能已不再適用于較新型的處理器。請記住，DC/DC穩壓器是針對特定市場和終端設備而專門設計的，有著特定的成本和性能目標。