Tensilica(泰思立達)公司宣布，意法半導體公司(ST)采用Tensilica的Xtensa V可配置處理器內核的芯片在90納米的工藝下的第一次流片的成功證明了Tensilica公司的這款可配置處理器內核可以達到500 MHz的時鐘速率。意法半導體公司即將在幾個月后進行第2次設計流片，該設計將使用Tensilica公司的Xtensa LX處理器內核，在90納米的工藝下其仿真速度最快將可以達到700MHz。因此，Tensilica公司的Xtensa LX處理器內核也將成為業界最快、可綜合，且可配置的處理器內核。

　　ST公司配置Tensilica的Xtensa V處理器內核將用于典型的網絡多核應用，并利用專門的32k-byte cache設計和先進的物理綜合技術在90納米的工藝下進行優化。其流片出來的芯片在0.9V電壓下操作頻率可以達到500MHz，同時保證了相當低的功耗，只有0.16mW/MHz.

　　ST公司配置Tensilica的Xtensa V處理器內核將用于典型的網絡多核應用，并利用專門的32k-byte cache設計和先進的物理綜合技術在90納米的工藝下進行優化。其流片出來的芯片在0.9V電壓下操作頻率可以達到500MHz，同時保證了相當低的功耗，只有0.16mW/MHz.

　　這些結果使Tensilica的Xtensa LX和Xtensa V處理器內核無論是在傳統的CPU控制中應用，還是用于高速應用的加速--例如作為RTL(寄存器傳輸級)模塊設計的替代選擇，都具有無可比擬的吸引力。Tensilica的Xtensa可配置處理器內核除了作為完全可編程的32位處理器以外，還可以使整個系統的設計更快，它能夠自動驗證，并且它的結構保證了其正確性。設計者可以在Tensilica公司的XPRES編譯器上運行已有的C/C++算法來自動的在一個小時內對Xtensa LX處理器內核進行定制，而一個典型的RTL的設計周期一般需要6-9個月的設計投入。

　　ST公司90納米的設計平臺是針對片上系統(SoC)和ASIC在無線、消費電子及網絡應用的解決方案。它的特色包括：高達9層的金屬的銅互連，低k電介系數，雙閘氧化以及dual-Vt晶體管。其標準單元庫含有1000多個門單元，門延遲為11ps，庫密度每平方毫米超過400,000個門。

　　“我們許多的ASIC客戶將Tensilica的Xtensa 處理器內核看作是能夠增加其設計靈活性的選擇，特別是在他們要在90納米的工藝上投資時，”意法半導體公司WLI部門ASIC BU總監Flavio Benetti說，“這些處理器內核顯示出來的如此高的時鐘速率和可擴展性使他們成為替代RTL設計的極具吸引力的方式，特別是它們可以很快的被修改以滿足特殊的應用的需求。”