1 硬件平臺概述

　　HF通用信號產生平臺在綜合控制器的控制下產生 1.5M~30MHz的HF標準通信信號(包括AM、FM、FSK、SSB、DSB、CW等)，輸出電平-40~0dBm，步進值1dB。平臺主要由綜合控制器、HF信號產生器、HF頻率綜合器、功放和天線五個模塊單元組成，如圖1所示。綜合控制器實現平臺的整體控制，主要包括FPGA配置、信號參數控制等。HF信號產生器主要由FPGA控制單元、DDS信號產生單元等部分組成。為濾除信號產生器中的雜散頻率分量，保證輸出信號的質量，采用截止頻率為 30MHz的低通濾波器。HF頻率綜合器產生300MHz時鐘信號，提供給DDS使用。信號產生器生成的通信信號經功放、天線輸出。

　　2 綜合控制器

　　綜合控制器主要由工控計算機、控制器接口卡等組成。系統采用分層控制方式，控制參數由控制人員通過綜合控制器的控制界面輸入或接收外部的控制指令來獲取。這些控制參數通過工控機中的控制接口卡，經分系統中相應的控制參數接口輸入到相應的分系統中，以實現對平臺各個單元的工作模式及具體通信參數的控制。綜合控制器在工作時，負責向其控制的設備注入運行參數，工作時對可控設備的工作狀態(基帶信號類型、碼速率、信號樣式、工作頻率、功率輸出、跳頻參數等) 進行調控，根據指令刷新運行參數。其工作過程如圖2所示。根據所采用的控制方案可以將控制系統分為兩部分，一是綜合控制器中的控制接口卡，另一部分是各個模塊單元(即信號產生器、頻率綜合器)的控制參數接口。

　　控制接口卡采用微機PCI插卡的模式，實現微機與模擬器之間的連接。控制接口卡占用7 個I/O口地址，讀寫(基地址+0)端口代表地址數據總線上傳輸8位數據信息，寫(基地址+2)端口代表地址數據總線上傳輸高8位地址信息，寫(基地址+ 7)端口代表地址數據總線上傳輸低8位地址信息，(基地址+3)、(基地址+4)、(基地址+5)、(基地址+6)端口則控制GPS秒信號的輸出，以產生模擬器所需的啟動、結束脈沖。控制接口卡功能示意圖如圖3所示。

　　3 HF信號產生器

　　HF信號產生器采用了軟件無線電的思想：首先在硬件上搭建一個通用的通信信號平臺，每一種特殊的調制方式和工作體制都有一套專門的軟件來完成，實際使用過程中只需要在通用的通信平臺上加載一定的軟件即可完成特定的功能。HF信號產生器包括控制參數接口和信號產生單元。

　　3.1 控制參數接口

　　控制參數接口主要實現各模塊單元控制參數的獲取。其功能示意圖如圖4所示，主要由一片可編程CPLD芯片(isp1032E-70LJI)編程實現。

　　3.2 信號產生單元

　　本單元所采用的硬件平臺方案為DDS+FPGA方案，DDS實現信號調制，FPGA實現信號處理。DDS本身具備信號的頻率調制、相位調制及幅度調制功能，因此信號處理部分需要完成相應的基帶數據處理并能夠同步控制DDS。FPGA是一種現場可編程邏輯陣列，它內部含有大量的實現組合邏輯的資源，借助于 EDA工具，設計者可以很方便地將這些邏輯門連接起來組成乘法器、地址發生器等各種邏輯塊，利用這些邏輯模塊又可以組成FIR、FFT等更高級別的邏輯結構[1]。像微處理器一樣，基于RAM的FPGA可以無限制地重復編程，本系統中加載一個新的設計只需要幾百毫秒，這樣利用實時現場重構可以大大減少硬件的開銷。

　　信號產生單元采用軟件無線電技術，即采用通用的硬件平臺，依據加載不同的軟件來實現不同的功能。標準信號產生器的工作流圖如圖5所示。

　　顯然，系統在工作中將各種調制方式體現為不同的調制文件(*.o)，新的調制方式對于系統而言只是增加調制文件，這是典型的軟件無線電思想。在信號產生單元中，這些調制文件的載體是FPGA，這里需要考慮的是如何靈活地實現調制文件的加載，或者說如何根據上層需要，對FPGA進行任意構造。根據任務改變的需要，在不同的任務階段，利用其現有的硬件資源，按需要形成不同的功能，完成不同的用途。這種轉換是完全的，包括功能、算法、芯片管腳定義等。

　　本文中筆者采用的系統重構方法是：軟件平臺可對功能電路進行編程、編譯、仿真和控制等，形成構造代碼(比特流文件)，即調制文件不通過外部ROM，而是借助系統總線，送入FPGA配置存儲器，實現相應功能。FPGA這種動態數據配置流程如圖6所示。

　　控制參數由控制人員通過微機或工作站的控制界面輸入，這些控制參數通過控制接口卡，送到控制總線與數據總線上，平臺中的各部分通過自身的分系統控制接口獲取相應的參數。這樣，控制人員就可以實現對各個部分的控制，完成具體通信參數的通信方式的生成。