在此，首先介紹電子標簽的工作原理及ISO18000-6C標準，并根據ISO18000-6C標準，設計了實現超高頻電子標簽驗證平臺的整體電路。重點討論基于EP1C6Q240FPGA的數字基帶部分設計與實現。最后給出了該平臺的測試結果，驗證了平臺設計的正確性和可靠性。

　　射頻識別系統通常由讀寫器（Reader）和射頻標簽（RFIDTag）構成。附著在待識別物體上的射頻標簽內存有約定格式的電子數據，作為待識別物品的標識性信息。讀寫器可無接觸地讀出標簽中所存的電子數據或者將信息寫入標簽，從而實現對各類物體的自動識別和管理。讀寫器與射頻標簽按照約定的通信協議采用先進的射頻技術互相通信，其基本通信過程如下。

　　（1）讀寫器作用范圍內的標簽接收讀寫器發送的載波能量，上電復位；（2）標簽接收讀寫器發送的命令并進行操作；（3）讀寫器發出選擇和盤存命令對標簽進行識別，選定單個標簽進行通信，其余標簽暫時處于休眠狀態；（4）被識別的標簽執行讀寫器發送的訪問命令，并通過反向散射調制方式向讀寫器發送數據信息，進入睡眠狀態，此后不再對讀寫器應答；（5）讀寫器對余下標簽繼續搜索，重復（3），（4）分別喚醒單個標簽進行讀取。直至識別出所有標簽。

　　標簽向讀寫器傳送數據是通過反向散射調制技術，對于無源電子標簽，其本身沒有足夠的發射能量，所以通過改變天線的匹配阻抗控制天線的反射強弱，阻抗不匹配時天線反射率很大，阻抗匹配時天線反射率很小，以此來表示輸出信號的有無。

　　RFID板級標簽驗證平臺的總體設計與實現板級標簽主要由模擬射頻和數字處理2部分組成。

　　模擬射頻部分采用分立元件實現，完成射頻信號的接收，來自RFID讀寫器的信號通過天線和阻抗匹配網絡，經過915MHz的聲表面濾波器濾波，進行包絡檢波后，通過一個運放構成的一階有源低通濾波器，再由電壓比較器完成高低電平的判決。數字部分由EP1C6Q240FPGA實現，完成ISO18000-6C協議處理，EP1C6Q240FPGA接收來自前端的TTL電平，完成PIE解碼、CRC校驗、命令解析、狀態轉移、數據存儲、FMO編碼等功能。FMO編碼通過反相散射調制輸出，改變天線的反射阻抗實現。

　　數字基帶部分的設計在Altera公司的EP1C6Q240FPGA上實現。經過對協議內容的深入研究，實現標簽數字部分采用Top-down的設計方法，首先對電路功能進行詳細描述，按照功能對整個系統進行模塊劃分；再用Vexilog硬件描述語言進行RTL代碼設計。數字基帶結構它包括譯碼模塊、循環冗余校驗（CyclicRedundancyCheck，CRC）校驗模塊、狀態機模塊、CRC產生模塊、存儲器、編碼模塊和時鐘分頻模塊。譯碼模塊接收模擬部分解調出的命令信號，根據協議中規定的命令格式將信號譯碼成標簽數字部分可識別的二進制數據，并發送到CRC校驗模塊和狀態機模塊。CRC校驗模塊對收到的命令進行完整性校驗，若確認為有效命令，則觸發狀態機模塊，控制標簽執行相應操作，如讀寫存儲器、防沖突控制等。處理完成后，則將要發送的數據送至CRC：產生模塊產生相應的CRC校驗碼，然后將要發送的數據和校驗碼一起送至編碼模塊，最后由編碼模塊以特定的脈沖形式發送給模擬部分進行處理后，再采用射頻技術發送給讀寫器。

　　4 測試結果QuartusⅡ6.0是AlteraFPGA/CPLD的綜合性集成設計平臺。該平臺集成了設計輸入、仿真、邏輯綜合、布局布線與實現、時序分析、芯片下載與配置、功率分析等幾乎所有設計流程所需的工具。VerilogHDL程序在QuartusⅡ6.O環境下編譯、仿真和下載，板級標簽經過總體設計、PCB板設計與實現、代碼設計、仿真與下載，以及系統調試后，能夠與支持ISO18000-6C標準的讀寫器（Cetc7RlidReaderV1.O）進行通信，快速準確地收發信息，并實現防沖突功能。圖3顯示板級標簽能夠解碼來自閱讀器的命令信息，在狀態機的控制下，正確地輸出FM0編碼信號。圖4顯示板級標簽能夠支持ISO18000-6C標準的閱讀器正確讀取（讀取到的EPC碼與標簽一致），讀取效果良好（73次/10s），讀取性能穩定。測試表明，板級標簽能夠實現ISO18000-6C標準中的讀寫功能，標簽工作性能穩定，可靠性都能達到預期的效果。

　　5 結語根據ISO18000-6C標準，采用EP1C6Q240FPGA以及模擬射頻分立元件，經過總體設計、PCB板設計與實現、代碼設計、仿真與下載，以及系統調試后，完成了基于FPGA的板級標簽的軟、硬件設計與實現。該系統通過測試，已能夠正常工作，讀寫性能優異，并實現了防沖突功能。在此基礎上可以進一步提高其安全性和可靠性，所設計的標簽數字電路RTL代碼能夠直接應用到標簽芯片開發中，為下一步設計出符合該標準的電子標簽芯片提供了有力的保證。