a一级爱做片免费观看欧美,久久国产一区二区,日本一二三区免费,久草视频手机在线观看

新聞中心

EEPW首頁 > 嵌入式系統 > 設計應用 > 通用DSP的RISC核心開發單處理器VoIP

通用DSP的RISC核心開發單處理器VoIP

作者: 時間:2008-11-27 來源:網絡 收藏

  各種服務不斷匯整至IP網路環境,促使業者開發各種創新的Voice over IP ()終端產品,包括IP電話、商用與家用閘道器以及無線IP電話等。市場亦開始朝向將IP系統與語音功能整合的方向發展,例如:PDA等掌上型裝置、汽車、全球衛星定位系統以及其它裝置。雖然某些具備更高密度語音頻道的系統仍需搭配傳統的多重處理器與獨立的專屬核心,但更多的設計方案在面臨成本、功耗及復雜度持續緊縮的限制下,採用單處理器架構更能達成最好的功效。此外,同業競爭壓力以及急迫的上市時程,更激發系統設計業者對完整單處理器平臺的迫切需要,協助業者克服不同處理器之間的整合挑戰。

  單處理器VoIP設計方案能夠協助業者達到成本、功耗、效率及上市時程等整體目標。然而,使用單一元件取代獨立式尚須克服各種效能上的問題,各種語音處理演算,例如:支援語音壓縮與解壓縮的各種ITU-T相容語音編/解碼器、Line Echo Cancellation、Voice Activity Detection (VAD)以及Comfort Noise Generation (CNG),都可能衍生出可觀的訊號處理需求。此外,處理器核心亦須處理各種電信演算作業,例如:DTMF、撥號音產生、來電顯示功能、服務品質(QoS)、使用者介面功能(顯示、播號鍵、鈴聲等)以及連結外部應用系統的API介面。

  由于即時效能的確切性對語音應用至關重要,故研發人員不能僅在標準型核心上重新建置現有的應用,就希望達到最佳的效能結果。一套成功的單核心VoIP系統須結合各種DSP導向的強化方案,作為硬體的基礎,并開發各種軟體的創新化最佳方案,以充份發揮處理器功能。以下文章將探討HelloSoft 如何運用ARM9E(tm)系列處理器核心與各項DSP強化元件,達成上述的各項目標。


上一頁 1 2 3 4 下一頁

關鍵詞: DSP RISC VoIP

評論


相關推薦

技術專區

關閉