據媒體報道，日前，臺積電11月歐洲開放創新平臺（OIP）論壇上宣布，其有望在2027年認證超大版本的CoWoS（晶圓上芯片）封裝技術，該技術將提供高達9個掩模尺寸的中介層尺寸和12個HBM4內存堆棧，推測它將在2027年至2028年被超高端AI處理器采用。

據悉，這一全新封裝方法將解決性能要求最高的應用，并讓AI（人工智能）和HPC（高性能計算）芯片設計人員能夠構建手掌大小的處理器。

報道稱，完全希望采用臺積電先進封裝方法的公司也能使用其系統級集成芯片（SoIC）先進封裝技術垂直堆疊其邏輯，以進一步提高晶體管數量和性能。事實上，借助9個掩模尺寸的CoWoS，臺積電希望其客戶將1.6nm級芯片放置在2nm級芯片之上，因此可以達到極高的晶體管密度。

然而，這些超大型CoWoS封裝面臨著重大挑戰。5.5個掩模尺寸的CoWoS封裝需要超過100x100毫米的基板（接近OAM 2.0標準尺寸限制，尺寸為102x165毫米），而9個掩模尺寸的CoWoS將采用超過120x120毫米的基板。如此大的基板尺寸將影響系統的設計方式以及數據中心的配備支持。特別是電源和冷卻。每個機架的電源功率達到數百千瓦，需要采用液體冷卻和浸沒方法，以有效管理高功率處理器。