在互聯技術、復雜分區技術以及行業經驗的推動下，將 SoC 分解成各個組件，并將這些組件和其他組件組裝成某種類型的異構組件已初具雛形。

雖然即插即用的愿景依然不變，但實現這一目標遠比最初想象的要復雜得多。它會因應用和工作負載的不同而有很大差異，進而會影響時序、延遲和成本。此外，它還會因封裝類型、是否包含人工智能、調度和優先級排序所需軟件的數量以及所使用的互聯類型而有所不同。

Arm 系統架構師兼研究員羅布·迪蒙德表示，互聯技術是粘合劑。它們包括片上網絡，即位于 Chiplet 上的所有其他互聯，以及 UCIe 芯片間連接，后者負責芯片間數據傳輸。互聯技術還與其他高速接口協同工作，將數據從一個邊界傳輸到另一個邊界。

Cadence 高級產品營銷集團總監阿里夫·汗說：「芯片組互連的根本挑戰在于了解如何進行分解。你正在分割你的計算和數據流問題。你的架構是怎樣的？你是如何劃分的？你有芯片組內的數據流，還有跨芯片組的數據流。這取決于數據的去向和背景。例如，你要解決的問題是什么？如果是 GPU 類型的應用，那么單個 GPU 將無法容納如此龐大的語言模型。你需要的是一個由數百萬個 GPU 組成的人工智能工廠。然后，你會看到不同的一致性模型。事實上，即使是標準協議也無法滿足要求。」

目前，這些互聯通常是導線（盡管未來在封裝之間甚至封裝內部可能會有光互聯，或是二者的某種組合）。但并不是所有的導線都有相同的表現。它們可以有不同的直徑，以不同的密度排列，具有不同的絕緣層，甚至使用不同的材料。

Blue Cheetah 首席執行官兼聯合創始人埃拉德·阿隆表示：「你能獲得的導線數量以及這些導線的特性都大不相同。「這就是促使你必須以不同方式做事的原因。另一方面，人們通常希望隔離芯片組邊界的時序接口，這從根本上說并不是物理學驅動的，而更多是實際工程驅動的。當 Chiplet 采用 2.5D 或 3D 封裝時，會有一些操作空間，但通常的設計決定是將這些時序接口相互隔離。這主要是因為芯片在物理上被分隔在不同的芯片中。我不想做這種多重跨芯片時序閉合的工作。這并不是說不能做，只是出于現實的原因人們不愿意這么做。這也是芯片組互連與芯片上互連不同的地方。片上互連是在單個時鐘域內進行的，可以由更「標準」的「放置-路由」類型的流程驅動。但是，由于導線數量較少，因此需要更快地運行這些導線。隔離式定時接口正是模擬人員實現這一目標的關鍵所在。顯然，它需要盡可能低的面積和功耗。」

由于 Chiplet 互聯需要跨芯片傳輸數據，因此這些物理接口通常速度非常快但相對較窄。然而，與 SoC 互聯不同，Chiplet 互聯通常是像通信協議一樣進行分組化的，而不太像片上總線。

Arteris 產品經理阿什利·史蒂文斯解釋道：「Chiplet 互聯通常允許數據以分組化的格式通過芯片間鏈路在非常寬的接口上發送，數據可以序列化并通過鏈路發送。芯片間互聯需要支持各種旁帶信號，這在 SoC 中通常通過點對點信號（如中斷和電源管理）來處理。這些也需要通過與普通內存和外設事務相同的鏈路以分組化的格式從芯片傳輸到芯片，因此不應被忽略。」

這些互聯還需要與應用相匹配。「Chiplet 需要一種在關鍵參數上表現出色的高效芯片間（D2D）互聯，」Alphawave Semi 產品營銷和管理副總裁萊蒂齊亞·朱利亞諾表示。「我們需要為芯片間互聯的 Chiplet 應用進行定制，以優化給定封裝系統中該接口的總擁有成本。面積效率以帶寬海岸線密度來衡量，它能使每毫米岸線上的數據達到最高的 Tb/s。功率即能效，并且每比特焦耳需要盡可能低。當我們在 Chiplet 中使用 D2D 互聯時，會造成 I/O 電路的重復。物理層和數字邏輯都會增加，它們需要減少對總體功耗預算的影響，并符合總體總擁有成本。」

延遲是一個關鍵的性能指標，發射器（TX）加接收器（RX）的傳輸時間需要最小化。「D2D 互聯的設計必須在電路復雜性和 PPA（性能、功耗和面積）之間取得微妙的平衡，做到同類最佳，」朱利亞諾說。「這可以確保我們不會過度增大電路尺寸而忽略應用空間。例如，具有單端架構和良好電壓調節平衡的簡單接口有助于提高電源效率。同時，模擬 TX 和 RX 中的緊湊電路需要對失配和噪聲進行仔細研究。」

要最大限度地發揮異構集成的優勢，就必須深入了解終端應用和工作負載，以及如何最好地為特定領域設計解決方案。「我們不能與應用空間脫節，也不能將總體擁有成本降至最低，因此 D2D 架構需要針對不同類型的封裝和凸點間距進行設計。」朱利亞諾指出：「在設計系統時，我們需要考慮所有的電路損傷，以實現現實可行的實施。我們正在從芯片轉向封裝。在封裝中的 Chiplet 系統中，將我們的 SoC 裸片自然分解的方式是將我們的 SoC 網絡傳輸到封裝上的芯片上，因此我們正在向標稱片上傳輸層添加物理層傳輸。」

Chiplet 中的數據移動

有多種競爭性的協議可用于數據移動。AMBA CHI、UCIe 和 BoW 是最為人所知的。哪一種或哪幾種組合最終勝出尚待觀察。但它們基本上都執行相同的功能，即在 Chiplet 之間快速移動數據。

「AMBA CHI 是分組化的、廣泛使用的且開放授權的，它是 AMBA CHI C2C 的基礎，使其能夠使用合適的芯粒物理和鏈路層在芯粒之間實現連接，」Arm 公司的迪蒙德介紹道。「對于將主板上的組件集成到一個封裝中，最好在新的針對芯粒優化的物理層上使用已有的互聯標準。對于將 SoC 分解為多個芯粒來說，同樣合理的做法是使用已有的片上互連。」

Arm 認為，Chiplet 互聯將從現有的板級或片上互聯發展而來。但是，在 Chiplet 架構中，有更多且不同的層需要考慮。

「就物理層而言，芯片之間的互聯可能會支持更少的物理連接，運行距離更長，」迪蒙德解釋說。「可能需要串行解串器（SerDes）。在 AMBA CHI C2C 的情況下，該協議是分組化的，以支持在物理層之上運行。協議層將需要一個架構規范，以提供所需的長期穩定性，支持隨著時間的推移重復使用，并隨著生態系統的出現，支持價值鏈中不同參與者之間的潛在重復使用。」

在很大程度上，Chiplet 到 Chiplet 的通信是一個分區問題，而在汽車設計中，這個問題尤其具有挑戰性。

「舉個例子——我可以從 X 公司獲得一個帶有完美 CPU 復合體的芯粒，但它沒有 GPU，」西門子數字化工業軟件公司混合與虛擬系統部門的副總裁戴維·弗里茨說道。「我正在嘗試為車載信息娛樂系統（IVI）做些什么，所以我需要一個 GPU 來進行渲染。有些公司會說：要不我把我們的 GPU 拿出來，單獨放在一個芯粒里，然后把這個芯粒稱為一個『液滴』怎么樣？但這只是一個無法獨立存在的子系統模塊。人們會創造這些『液滴』，然后他們會說，：你拿著我們的『液滴』去找其他公司，他們會圍繞它添加他們需要的東西。所以，實際上我們又回到了出售硬宏（hard macros）的老路上。『我這里有 GPU，但我的內存卻在另一個芯粒上？這行不通，因為我沒有 GPU 所需的高帶寬，無法支持高分辨率、多顯示屏。』所以，如果你沒有工具來探索這個領域的復雜性，并推導出那些不直觀或不明顯的更深層次、更硬性的要求，那么你最終只會做出錯誤的決策，而無法拿出一款有競爭力的產品。」

在異構系統中，分區不僅僅關乎硬件。軟件也需要在 Chiplet 之間兼容。

「如果你考慮推理，推理通常使用較小的數據集并據此做出決策，」Eliyan 公司戰略營銷副總裁凱文·唐納利表示。「處理元素可能全部包含在一個芯片內，而你需要進行的互聯是與外部世界和內存之間的。這決定了你擁有什么樣的互聯，以及你在這些互聯上需要什么樣的帶寬。這將決定類似推理功能的芯片集的劃分方式。如果是訓練，并且像英偉達那樣處理海量數據集，他們關注的是如何將大量的大型解聚芯片無縫地整合起來，使它們看起來像是更大、更單片的芯片。在這種情況下，他們需要盡可能緊密地互連 GPU 核心，并在芯粒之間獲得盡可能多的帶寬。這種片外互連問題正是推動他們做出劃分決策的原因，也是他們將其旋轉 90 度（與其他人之前的做法相比）的原因，其他人之前的做法是試圖讓兩個巨大的單片芯片看起來像是一個更大、更巨大的單片芯片。然后，芯片外部的連接通向 I/O 世界和其他內存。這就是片上互連在他們劃分中所起的作用。在軟件層面，他們能夠使兩個解耦的處理器看起來像一個巨大的處理器，根據他們公布的信息與之前的可用信息相比，這讓他們獲得了出色的性能基準。」

這也可以被稱為橫截面帶寬和能耗。「當你將事物從彼此身上分離，從一個單片芯片分離成兩個需要重新連接的異質部分（或者就此而言，同質部分）時，這是你需要關注的兩件事，」Eliyan 公司的首席戰略與業務官帕特里克·索赫伊利指出。「你正在尋找可以承受更多功耗的區域，因為現在你可以在芯片外部將它們連接起來。在芯片內部進行連接總是更高效的，但如果沒有空間就別無選擇。所以，這是由一個決策決定的。另一個決策是，一個芯片需要與另一個芯片以多快的速度進行通信，即橫截面帶寬需要是多少，以及是否能夠承受將它們彼此遠離放置，而不是放在一個單片芯片中。這兩點是軟件劃分，以及確保整個系統將系統級封裝（SIP）視為一個整體——這始終是其中的關鍵部分——與 Chiplet 策略無關，只是確保所有部分都能作為一個子系統協同工作。」

Chiplet 給互連實現帶來了什么

Chiplet 系統的出現帶來了創建可用于生產實現的新挑戰。「這需要使用一種新的方法來測試 D2D 接口在不斷提高的數據速率下的表現，并允許對良好的芯片進行測試和篩選，」Alphawave 的朱利亞諾表示。「我們如何在晶圓或封裝上測試 D2D 互連的物理層？HBM 學習是否適用于此，或者我們需要采用不同的方法？我們現在討論的是以更高的 32Gbps 數據速率進行連接，并且每個引腳的數據傳輸速率達到 64Gbps，這將連接越來越多的 Chiplet。通常，這是在先進的凸塊間距中實現的，而這種間距在晶圓級別上是不太可能的。在我們的物理層（PHY）內部設計測試級結構至關重要，這樣可以深入了解硅的健康狀況并隨時間觀察關鍵時序參數的可觀測性。」

Alphawave 已經實施了先進的測試和調試方法，允許其工程團隊使用內部回環和寄存器訪問來測試鏈路。該公司還在與外包半導體組裝和測試公司合作，實施結構測試，以確保 D2D 結構的全面測試覆蓋。

另一個新問題源于將來自不同供應商且需要互操作的 D2D 互連和 Chiplet 進行集成。「如今，我們部署的大多數系統都來自單一供應商，但我們正在與生態系統合作伙伴和客戶合作，為多供應商互操作性鋪平道路。我們已經創建了測試載體和發布版 Chiplet，這些可以與其他方一起使用，以進行清晰的電氣互操作性測試和協議測試，」朱利亞諾指出。

系統發現也是 Chiplet 中需要標準化的另一個領域，Arteris 的史蒂文斯說道。「要創建一個 Chiplet 生態系統，它們需要能夠『發現』外部存在什么，并且如果需要支持真正的芯粒混合與匹配，它們需要能夠對齊以形成一個系統。今天，Chiplet 是作為一個系統進行設計和驗證的，但這缺乏協同使用的靈活性。驗證知識產權（IP）對于 Chiplet 也至關重要。為了實現互操作性，必須有行業內信賴的『標準』驗證 IP。這使 Chiplet 設計可以針對驗證 IP 進行驗證，而無需針對其他 Chiplet 進行驗證。」

從互連的角度來看，還必須考慮整體內存映射。「內存映射是特定地址訪問如何映射到系統中的內存控制器，」史蒂文斯說道。「在 Chiplet 系統中，內存訪問可以跨越 Chiplet。這種映射會對性能產生影響。細粒度的映射會將訪問均勻地分散到各個 Chiplet 上，但可能會由于遠程 Chiplet 的較長延遲而導致性能問題。粗粒度的映射可能更好，但訪問可能不會分散得那么均勻，因此存在一個棘手的權衡。系統架構師應該對此進行建模，但另一種方法是使其在引導時配置，以便在硅調試之后可以進行試驗。」

Chiplet 架構的另一個重要考量是，并非所有 Chiplet 劃分和架構都適用 D2D 互連。「了解 KPI 以便為 D2D 鏈路和 Chiplet 分區選擇正確的配置，這一點至關重要，」朱利亞諾指出。「我們憑借自身在 Chiplet 定制硅片和 D2D 互連領域的領先地位，指導客戶正確劃分系統，并在實現 TCO 和上市時間之間找到最佳平衡點。一個重要的例子是封裝技術，以及特定配置所需的 D2D 配置。選擇過程需要涉及芯粒互連的所有層級。然后，將電氣物理層（PHY）和封裝類型轉移到互連協議和特定于域架構的芯粒劃分上。」

Alphawave 的多標準 I/OChiplet。來源：Alphawave Semi

在更深入地了解 Chiplet 互連后，一個關鍵問題浮現：商業 Chiplet 市場何時能成形。雖然英特爾、AMD、英偉達和蘋果等公司已經在使用 Chiplet，但這些 Chiplet 是專為它們自己的設備設計的。要實現基本即插即用的商業 Chiplet，還有很長的路要走。

「我們將看到的下一個階段是，當前的主要參與者圍繞其知識產權開放生態系統，允許配套 Chiplet 的出現，」Synopsys 技術產品管理高級總監蒂姆·科格爾表示。「這將需要一套完整的架構和協作工具方法。特別是在汽車行業，這是一個非常重要的趨勢。在歐洲，有 imec 汽車 Chiplet 計劃（ACP）。日本則有先進汽車系統芯片研究（ASRA）聯盟。有負責架構協作和物理方面的工作小組。我們如何在信號層面實現協同工作？我們如何在宏觀架構層面實現協同工作，以便將各部分整合在一起？特別是在汽車行業，這一趨勢尤為強勁，因為他們清楚地看到了使用 Chiplet 概念實現可擴展架構的好處。他們希望從低端汽車到中端再到高端，只需簡單地說『這是一個，這是兩個，這是四個 Chiplet』就能實現。他們看到了巨大的經濟規模，并計劃通過 Chiplet 路徑來實現這一點。」

然而，要實現這一目標，還有很多工作要做。作為一個行業，我們仍在了解 Chiplet 及其標準，所有這些標準都涉及不同的領域，Keysight 的信號完整性應用科學家兼高速數字應用產品經理表示。「行業面臨的一大挑戰是，要確保所有這些標準都能協同工作，因為遲早它們都需要相互連接并協同發揮作用。」