西門子數字化工業軟件近日推出Tessent Multi-die軟件解決方案，旨在幫助客戶加快和簡化基于2.5D和3D架構的新一代集成電路（IC）關鍵可測試性設計（DFT）。

隨著市場對于更小巧、更節能和更高效能的IC需求日益提升，IC設計界也面臨著嚴苛挑戰。下一代組件正傾向于采用復雜的2.5D和3D架構，以垂直（3D IC）或并排（2.5D）方式連接多個晶粒，使其能夠作為單一組件運作。但是，這種做法為芯片測試帶來巨大的挑戰，因為大部分傳統的測試方法都是基于常規的2D流程。

為了解決這些挑戰，西門子推出Tessent Multi-die，一款全面的DFT自動化解決方案，應用于與2.5D及3D IC設計相關復雜度DFT任務。這款全新的解決方案能夠與西門子Tessent TestKompress Streaming Scan Network軟件和Tessent IJTAG軟件搭配使用，可優化每個區塊的DFT測試資源，而無須擔心對于其他設計造成影響，從而簡化了2.5D及3D IC的DFT任務。現在，IC設計團隊只要使用Tessent Multi-die軟件，就能快速開發出符合IEEE 1838規范的2.5D和3D架構硬件。

西門子數字化工業軟件副總裁兼Tessent業務單位總經理Ankur Gupta表示，在2.5D和3D組件中采用高密度封裝晶粒的設計需求正快速增長，IC設計公司也面臨著急劇加增的IC測試復雜難度。透過西門子最新的Tessent Multi-die解決方案，我們的客戶能夠為未來的設計做好充分準備，同時大幅減少DFT工作量，降低當前制造測試成本。

Pedestal Research研究總監兼總裁Laurie Balch指出，隨著時間的推移，傳統的2D IC設計方法將遇到的各種限制，越來越多的設計團隊開始利用2.5D及3D IC架構，以滿足其在功耗、效能及芯片尺寸等方面的要求。在新設計案中部署這些高級方案的首要步驟就是制定DFT策略，以應對復雜架構帶來的種種挑戰，從而避免成本的增加或者拖累產品上市時間。透過持續發展DFT技術，滿足多維度設計需求，EDA廠商將進一步推動2.5D及3D架構在全球范圍的應用。