引言

隨著抗干擾通信體制的廣泛應用，實現全概率信號截獲的接收機是非常需要的，而其關鍵是實時處理。由于寬帶信號接收系統的采樣速率很高，很難直接進行實時處理，采用多相濾波結構后，信道化濾波器被分解成多個支路，每個支路的數據經過抽取后可以降低數據率，便于實現并行處理。

對于這種復雜的系統設計，傳統的設計方法貫徹自頂向下的設計理念不夠徹底，不同設計階段彼此獨立，頂層系統設計缺陷、算法劣區不能在前期體現、不具備設計工具協同多層次開發的能力，給后期設計帶來很大的阻力。Matlab、simulink及System Generator為今后的設備開發提供了一條自頂向下多層次緊密結合的新思路。

1、數字信道化原理

實現數字信道化的直接方法是設計多個單獨的濾波器，每個濾波器具有特定的中心頻率和帶寬。從理論上來說，每個濾波器都可以獨立設計，它們可具有不同的帶寬或濾波器特性。這種方法的一個缺點是濾波器組工作時運算是很復雜的。

對濾波器組的另一種實現形式就是所謂的低通型實現，如圖1所示，其結構與模擬信道化相似。圖1中，Hlp(n)為原型低通濾波器，加權系數的作用是把第k個子頻帶(信道)移至基帶(零中頻)。整個工作過程如下:采樣器將寬帶信號采集后形成高速的數字信號，經過不同的復本振下變頻到零中頻，然后經過一個帶寬為信道寬度的低通濾波器。

由于數字信道化接收機的抽取器位于濾波器之后，故當抽取率D很大或濾波器的階數比較高時，圖1所示的信道化結構效率將非常低，利用多相濾波的概念將可以得到上述結構的高效實現。

2、數字信道化設計

數字信道化的實現方式有2種方式:基于離散傅里葉(DFT)結構和基于數字下變頻(DDC)結構。

不論是基于DDC的還是DFT，都需要采用多相濾波加DFT的結構實現，與基于DFT的數字信道化不同，基于DDC的信道化結構中保留了原型中的數字下變頻結構，各子信道為零中頻，便于信號的參數提取。

2.1復信號數字信道化實現

基于多相濾波器結構的數字信道化方法由圖1所示的結構推導而來，所有運算在抽取以后進行，因此大大降低了后面數字信號處理的實現難度。

對于復信號，均勻信道常見的劃分方式有2種:偶型劃分和奇型劃分。在偶型劃分中第k個帶通濾波器中心頻率為

在奇型劃分中第k個帶通濾波器中心頻率為: 假設HLP(n)為N階低通FIR濾波器的沖激響應，經過推導，其第k個信道的輸出為:

2.2實信號數字信道化實現

上面的數字模型是針對輸人信號(x)n為復信號時的結果，但工程中接收到的實際信號大多是實信號，針對實信號的特點，可采取圖2所示的信道劃分方法。這種劃分方法只取信道的正邊帶或負邊帶，不損失信息。在這種劃分方式下，第無個信道的頻移因子可表示為:

根據實信號的信道劃分方法，可得到第k個信道的輸出為:

2.3非嚴格抽樣數字信道化設計

前面的仿真模型都是假設數字濾波器是理想的，即濾波器不存在過渡帶。然而，由于實際濾波器過渡帶的存在，不同信道劃分方法，或產生盲區，或產生虛假信號。為了解決這個問題，設計濾波器時令其過渡帶寬度不大于通帶寬度，并且相鄰信道的頻譜按50%重疊，使各信道的通帶拼接后覆蓋整個監視頻帶，同時降低接收機的抽取倍數。采用這種劃分方式，接收機不存在接收盲區，但相鄰信道50%重疊會使一個輸人信號同時落在2個相鄰信道上，而產生虛假信號。解決方法是采用非嚴格抽樣數字信號化設計。

采用非嚴格抽樣數字化設計，第k個信道輸出為:

以實信號為例，根據上述表達式，在Matlab軟件的Simulink工具箱下，搭建如圖3所示的8個子信道的全數字信道化模型。

2.4信號判決

單信道窄帶接收機的設計和有多個窄帶信道寬帶接收機的設計，二者有明顯的區別。在窄帶接收機中，通過改變本地振蕩器的頻率可以把信道調諧到濾波器的中心，一旦信號移到濾波器中心，瞬態響應的影響將會最小化。在寬帶信道化接收機中，本振的頻率和濾波器的頻率都是固定的，信號可能落到濾波器的中央，也可能位于2個信道之間。此時，需進行信號判決，這也是數字信道化設計的一個關鍵問題。

當信道中存在信號時，可根據信號的幅度及相位信息進行綜合判斷。當信號同時處于2個信道時，相位值會存在2:模糊間題，這時可增大輸出數據速率以消除相位模糊問題。

根據信號的幅度信息，同時結合相位信息特征，對于單/多信號的數字信道化結構，可在Matlab軟件的simuhnk工具箱下，搭建全數字信道判決模型，消除2∏模糊問題。

利用ismuhkn工具搭建的信號判決模塊，其流程簡單易懂，便于對該方法的理解。

2.5頻率測量

經過信號判決模塊后，可知該信道內有無信號存在，如果子信道內存在信號，可通過相位差法獲得信號的頻率。

考慮到一階相位差法測頻精度低和不利用平均處理的缺點，采用高階差分法估計頻率。高階差分之前，應對相位做解卷繞運算首先進行粗測頻，粗測結果大于四分之一采樣頻率時，對相位做“折疊”處理，即將負頻率部分翻轉成正頻率。之所以選擇四分之一采樣頻率是因為，較低頻率不會發生相位的正負翻轉，同時選擇四分之一采樣頻率作為分界線能夠適應較低的信噪比。

仿真發現，差分階次越高，測量精度越高。一階差分會引起中間測量結果的抵消，為了盡可能地利用有限的相位數據，并盡可能提高差分階次，如果測量得到N個相位數據，則做N/2階的差分運算。仿真發現，絕大多數頻率測量精度達到10-4數量級。

3、硬件實現

通過上述的設計仿真，很好地解決了系統設計中的多層次開發問題，能夠在統籌總體設計的同時兼顧算法和真實復雜信號狀態的系統性能分析，大大加深了設計的深度和廣度，充分地進行了全數字仿真。但需求不僅于此，由于系統為數字系統，其實現平臺為超大規模數字集成電路處理陣列。目前，如Motorola、TI、xilinx、Altera等大的硬件生產商均提供面向Mailab的硬件開發平臺，在高速數字信道化接收機中，應用Xihnx的FPGA，故而使用simulink設計工具System Generator進行針對以上仿真的后續設計，使得simuhnk的仿真平臺可以進行面向底層硬件開發的設計分析，進行半實物仿真，將EDA開發的水平和分析推人一個新的層次。設計流程主要有3步:

①原理模型設定:主要完成系統中硬件實現DSP功能模塊的建立，在本設計中已經通過前面Simulink的設計仿真模型，得到了數字信道化接收機的原理模型;

②搭建設計模型:主要完成原理模型的遷移，使用xilinx的設計1具System Generator在simulink下搭建硬件可實現的模型設計。通過使用該設計工具可以實現理論模型向硬件設計的轉移，繼而進行硬件設計仿真和半實物仿真。以32信道為例，設計中需要32點的全并行蝶形運算FFT結構，通常使用的F打IP核不能滿足實時N點更新的需求，設計了多模塊并聯結構FFT算法;

③仿真驗證:利用Mattab中的Link for Modelsim模塊可以實現硬件設計的RTL級仿真，輕松驗證硬件設計的正確性，考量算法轉化中的指標、量化誤差性能等，而且Simulink還支持硬件設計的半實物仿真功能，可以將硬件設計加載到最終的硬件平臺上。在本文設計中，最終通過JTAG電纜將simulink中的仿真模塊用實物替代，實現半實物仿真。

4、結束語

本文利用Matlab、System Generator等工具實現了數字信道化仿真，解決了信號判決及頻率測量模糊問題，并用通用硬件平臺驗證了仿真的正確性，對于工程系統設計具有一定的指導意義。