傳統的電源維護采用的是人工手動式維護管理模式，而智能電源監控系統以嵌入式技術、計算機技術、通信技術等為基礎，實現了電源系統向智能化、自動化管理模式的轉變。

隨著當代科技的日益發展，數量巨大的各類設備的電源維護管理需要投入大量的人力、物力，像通信/電力設施所處環境越來越復雜，人煙稀少、交通不便、危險度高等都增大了維護的難度和費用。這對電源設備的監控管理提出了更高的要求。電源監控系統需要對系統中各狀態量進行監視，還必須能對各供電支路進行控制和管理。維護管理人員可遠程進行數據查詢、控制等維護工作，并可利用友好的人機界面方便地得到需要的信息。

數字化技術的發展表現出了傳統技術無法比擬的優勢，整個電源監控系統的信號采樣、處理、控制、通信等均可通過數字化技術實現。全數字化的控制技術可有效縮小設備的體積，降低設備的成本，但同時大大提高設備的可靠性、智能化和用戶體驗。隨著模塊智能化程度的提高，新型電源監控系統的維修性也得到了提高。

隨著嵌入式技術的發展，使用嵌入式實時操作系統是電源監控系統的必然選擇。一方面是因為嵌入式實時操作系統具有良好的可移植性和較高的可靠性;另一方面是因為隨著電源監控系統性能的不斷提升，僅靠傳統的單片機已無法適應新的需求。ARM作為當今嵌入式技術的代表，不僅具有上述的所有優勢，且成本很低，具有很高的性價比。本文中設計的系統選用了TI公司生產的Luminary Cortex-M3系列ARM中的LM3S9B96芯片。

1、工作原理

圖1以8路用電設備的電源監控為例，給出了監控系統的原理框圖。

圖1 8路電源監控系統原理框圖

8路設備均從總電源處取電，各供電支路的工作方式完全一樣。電源監控系統啟動之后，主芯片處于上電復位狀態，其GPIOF的8個I/O引腳處于低電平，此時電控開關保持關斷狀態，即供電支路處于斷電狀態。當主芯片內核和各外設初始化成功后，通過其內部嵌入式程序控制GPIOF的8個I/O引腳輸出變為高電平，相應地各供電支路處于通電狀態，開始正常工作。

采集模塊包含電流傳感器和分壓電路，電流傳感器可測得流過供電支路的電流值，分壓電路將供電支路的電壓值調整到主芯片ADC采樣的范圍內，二者均為模擬值。檢測值經過AD采樣后，可在主芯片內運算得到各供電支路的電流和電壓值，并與預設的電流和電壓門限進行比較。若在門限范圍內則表示該供電支路工作正常，而在門限范圍外則表示該供電支路發生了過流、過壓、欠壓等異常，主芯片通過將GPIOF相應引腳的輸出變為低電平來自動給該支路斷電，在經過檢查排除故障后可通過上位機下發指令控制該供電支路通電。

上位機與嵌入式下位機通過以太網進行通信，上位機可向下位機下發指令控制指定供電支路的通斷，也可設置各供電支路的電流和電壓門限值。每隔一定的時間，各供電支路的電流、電壓值及各種正常/異常狀態由下位機發送至上位機，通過上位機顯控軟件可觀察各供電支路的工作狀態。

2、設計與實現

2.1核心模塊

核心模塊采用TI公司生產的LuminaryCortex-M3系列ARM中的LM3S9B96芯片，該芯片具有80MHz的運行速度，內部集成了大容量的256KB單周期FlashROM和96KB單周期SRAM，具有16通道10bit分辨率的AD采樣模塊、支持;LwIP協議的10/100M自適應以太網模塊和豐富的I/O接口。

LM3S9B96有65個I/O接口，設計時選取GPIOF組8個I/O接口作為控制引腳;各供電支路需要采集電壓和電流兩種值，16通道AD采樣模塊可滿足8路供電支路的采樣需求;集成的MAC+PHY外設也可實現與上位機的以太網通信;大容量的內置存儲空間為復雜的程序提供了合適的平臺。根據上述分析，LM3S9B96芯片非常適合本監控系統，并可極大簡化電路設計。

2.2控制模塊

各供電支路控制模塊的設計如圖2所示。根據各支路設備需要的電流值選擇合適的繼電器作為電子開關，并且在控制引腳和繼電器間加入光耦隔離保護及供電通斷指示燈。

當主芯片GPIOF控制引腳為低電平時，LED燈滅，繼電器3腳輸入與5腳輸出斷開，該供電支路斷電;當主芯片GPIOF控制引腳為高電平時，光耦輸出為低電平，LED燈亮，繼電器3腳輸入與5腳輸出導通，該供電支路通電。

圖2供電支路控制模塊設計圖

2.3采集模塊

各供電支路采集模塊的設計如圖3所示。電流傳感器串聯在電源回路內，其內部霍爾傳感器會將支路電流產生的磁場以電壓的形式輸出至主芯片的AD采樣模塊，根據廠家提供的手冊可計算出對應的電流值。電壓值的采集電路采用電阻分壓電路的形式，采樣電壓值亦被輸出至AD采樣模塊，通過簡單換算即可得到實際電壓值。實際應用中，根據用電設備的電流和電壓值可靈活的選擇合適的電流傳感器和分壓電路阻值。需要注意的是，輸出到AD采樣模塊的電流和電壓值必須在其 0-3V的采樣范圍內。

圖3供電支路采樣模塊設計圖

2.4通信模塊

通信模塊用來實現上位機與下位機之間的通信，本設計中下位機的以太網通信依靠主芯片內置的MAC+PHY來實現，該模塊支持10/100M自適應以太網。

由于嵌入式處理器內部的運算及存儲資源相對PC來說非常有限，因此就必須在資源受限的情況下實現及處理Internet協議。LM3S9B96就是在這樣的條件下占用盡量小的資源實現一個輕型的TCP/IP協議棧，該協議棧叫做LwIP。與許多其它的TCP/IP實現一樣，LwIP也是以分層的協議為參照，每一個協議作為一個模塊被實現。LwIP由TCP/IP實現模塊、操作系統模擬層、緩沖語內存管理子系統、網絡接口函數及一組Internet校驗和計算函數組成。