Author(s):

Stephen Kulakowski - Harris RF Communications Division

Industry:

Aerospace/Avionics, Telecommunications, RF/Communications, Government/Defense

Products:

Data Acquisition, Digital I/O, LabVIEW, PXI/CompactPCI, FPGA Module

The Challenge:

更換傳統的箱式儀器以便支持新型產品和現有產品的測試。

The Solution:

使用NI LabVIEW FPGA和R系列智能數據采集，開發更為靈活的系統對實際文件傳輸進行測試，同時將單位成本減少到1 /4。

我們的新系統將單位成本降低了4倍，并且提供了對需要增加測試需求的通信接口的定制能力。

Harris RF Communications Division開發了上述控制面板，該面板所屬的比特誤碼率測試系統使成本降低了4 倍之多

Harris是一家國際的通信與信息技術公司。我們需要對傳統的箱式儀器進行更換，以便對新型和現有產品的測試提供支持。我們測試的射頻產品主要是數據發送器和數據接收器，其中有三個不同的串行接口必須進行驗證。由于老系統支持有限的通信類型，因此我們需要找出一種靈活、可擴展的現成解決方案。

比特錯誤率（BER）測試系統

使用NI PXI-7833R FPGA 模塊以及在自定義電路板上的廣域網（WAN）收發器芯片，我們實現了完整的串行比特錯誤率（BER）測試系統。需要檢驗的物理接口是RS232、RS422 和RS485，后兩者是用于高達1.6 Mb/s 高速應用的平衡接口。原系統僅支持8位同步和異步通信接口類型，而且成本相對較高。

連接到R系列PXI-7833R模塊的接口是定制的印刷電路板，它使用的是用于不同物理層串行接口的Sipex SP514 WAN 接口IC。該電路板還包含了一個溫度補償晶振（TCXO）和一個直接數字合成（DDS）電路，用于生成PXI-7833R 同步數據的高速時鐘。1ppm精度的 TCXO可以用作被測單元的高可靠性時鐘源，也可將來用于振動測試和分析。數據接口界面是基于DB-25端口的EIA-530通信標準。為了提高在高速狀態下的信號完整性，所有的時鐘和數據線我們都使用了同軸電纜。

目標機上的NI LabVIEW FPGA VI 包含了典型BER 測試系統的所有功能。該VI接受所有的用戶輸入來配置定時、物理接口、塊大小、握手信號以及同步數據塊尺寸。我們還可以選擇在系統測試中插入一個位錯誤。位錯誤函數隨機地翻轉發送數據模式中的一位，對發送數據進行修改。這些功能還可以直接在主機VI 上使用，主機VI提供實際模式數據并完成接收數據字節后的測試分析：報告BER、比特錯誤、丟失比特以及同步。

系統同步

為了在系統中進行多次同步，BER測試器連續地發送用戶制定大小的同步數據，通常這些數據大小小于255 字節。FPGA 代碼檢查并比較同步字節以及停止位，來告知用戶或程序同步是否有效。（這也通過對模式傳送中的每個特定字節的比較來驗證。）如果失敗且有重要比特錯誤，就會生成一個文件供用戶比較BER 測試器發送和接受的數據。如果沒有檢測到同步信號，但是同步位仍然是可用的，對象代碼就會使用時鐘移位的方法，設法將接受到的輸入數據和同步數據數值對齊。如果在同步數據塊中沒有實現同步，測試系統會在發送報告“無同步”，并且開始重新測試。

基本上，每個測試通常包含兩個Harris產品：一個作為數據發送器，另一個作為數據接收器，并且具有合適的連接到BER 測試器的物理接口。系統通常通過幾英尺長的50 Ω 電纜以及射頻衰減器進行連接，從而確保高靈敏度及通信產品之間的高信噪比。

預制的隨機或偽隨機數據模式以給定的波特率傳送到被測發送器系統中；新型的BER 測試器可以以1.6 Mb/s 的速率進行測試。信息由發送系統進行調制，并以一定的載波頻率通過射頻進行發送。接收系統接收射頻信號并解調，再將它重新傳回BER 測試系統。

此時，BER測試系統算法確定性地比較接收到的數據與發送的數據，并報告錯誤字節的數量。發送數據和接收數據存儲在目標對象內存中，之后由主機VI 應用程序進行讀取，并報告模式位錯誤，對模式BER 進行計算。BER 測試應用算法還報告丟失位以及同步時間。

高速串行數據處理

為了達到1.6 Mb/s的高速串行數據處理速度，應用程序需要編譯、運行時鐘速度在80MHz 的FPGA。我們需要將數據以20 nS 的數據分辨率進行處理，而在新系統中，我們可以確保目標對象數據處理時間為12.5 nS/位。這對于相對較慢的內部內存操作和實時數據比較而言是十分關鍵的。我們以80 MHz 的頻率，在多個測試系統中反復優化編譯了目標對象VI。

我們使用直接模式內存比較實現了LabVIEW FPGA 定制內存塊之間的確定性數據比較。內存塊對于提高負載數據傳輸和比較而言是必要的；否則，只有很小的數據塊能夠進行傳輸?，F在，用戶可以在下拉菜單中選擇使用高達30 Kb 的數據模式。

從主機VI 調用目標對象軟件是支持完整ATE 產品測試的關鍵整合步驟。我們目前的測試軟件架構使用LabVIEW以及NI TestStand。

測試單元能夠使用回環電纜連接輸入輸出的時鐘和數據來執行自檢，還可以使用SPDT 開關仿真調制解調器的握手信號，驗證測試步驟。測試結果必須是零丟失，也就是完全同步，0 比特丟失、0 比特錯誤。

在我們設法找出支持PXI測試平臺的現成解決方案時遇到的問題之一是找出能夠進行定制，以便與產品通信界面與測試一起工作的選擇。我們找到的第一個儀器選擇無法滿足我們產品基礎的接口要求。有了LabVIEW FPGA 測試選擇，我們可以對多個串行通信的物理層進行測試，而無需大范圍連接板卡。新型儀器還提供了許多附加的靈活性，可以測試實時文件傳輸以及可能在系統之間連載的圖像。它也是一個基于PXI 的解決方案。

結論

新型系統將單位成本降低了約4 倍，并且提供了需要增加測試需求的通信接口的定制能力。

我們現在利用兩個PXI-7833R可重新配置FPGA模塊，對超高速系統（超過2 Mb/s）進行研究。