節能技術在當今電子行業中，已成為一個熱點，其中最受關注的是待機功耗。相當一部分產品有一定比例的時間處于輕載或待機(空載)工作模式，而“能源之星”等規范標準在致力于提升電子設備所用電源適配器工作效能的同時，也注重提升輕載效能及降低待機功耗。為了降低待機功耗，來滿足最新的“能源之星”規 范，飛兆半導體已將許多全新省電技術與功能應用于反激式轉換器 (flyback converter)。根據實驗的結果，在交流輸入電源為230V情況下，將可以實現30mW極低的待機功耗。

本篇文章將探討一些創新技術，包括：內建高壓啟動電路、待機時的極端脈沖降頻模式(Deep Burst Mode)、極低的工作電流以及高壓組件放電 X電容技術 (Ax-CAP™)，以便節省放電電阻的功耗與使用，以上這些省電方法將使電源設計轉向低成本、省電和高效率的最佳電源解決方案。

簡介

美國能源之星(ENERGY STAR) 從2009 年1 月起，針對無載的電源消耗訂定了嚴格的規范，表一所列是在不同的額定瓦數下的詳細規定。

表一、 EPS v2.0 無載時能源損耗標準

當前，能源之星規范已不足以作為新一代電子產品對節能的要求，世界大廠如蘋果、惠普和戴爾等響應環保議題，已經積極提出更為嚴苛的規范，對此，飛兆半導體已將無載損耗門檻降低至30mW。

圖一中為典型的反激式轉換器，下面分析電源轉換器在無載下的損耗。主要的損耗 (不含變壓器損耗) 包括了開關損耗(Switching loss) 以及由控制電路組件所造成的損耗。表二分別對這些主要損耗列出損耗估算式和一般的改進對策。

圖一、典型的反激式轉換器電路

表二、無載的主要損耗分析表(不含變壓器損耗)

這些主要的無載或極輕載損耗，如圖一所示將被劃分A、B和C三個區域來討論，應用飛兆半導體的創新技術，可分別降低這三部分的損耗。

首先為A區域，A區域里有消除電磁干擾的X電容器與并聯的安規放電電阻，基本上這器件的選用必須符合安規等式(1)，其中安規規定的放電時間須滿足于1秒 內;并聯接線方式勢必于安規電阻上會有電能的功耗，且與輸入電源電壓的平方成正比增加，這個功耗可利用等式(2)得知，例如當輸入電源為264V且放電電 阻為2MΩ時，將會有可觀的35mW在此區域消耗。

FAN6756使用創新的內部高壓器件對 X電容放電技術(Ax-CAP™)，消去放電電阻的功耗并不需此電阻的使用仍可通過安規認證。

在圖二中，當于無載或極輕載時拔去輸入電源插頭時，交流電壓(VAC)會保持在一個近似穩定的電壓加在X電容器兩端，FAN6756通過HV引腳的取樣邏輯去得知VAC 的電壓變化，這個邏輯電路內部設置有一個比較電壓 (VThreshold)去檢測是否VAC電壓值在芯片設定的延時時間(debouncing)內始終高于這個比較電壓 (VThreshold)，如果確認此時為拔插頭的狀況，FAN6756 將HV腳通過內部開關管連接至VDD，利用高壓啟動電流將X電容上的電荷釋放;此功能只在無載或極輕載條件下有效，而取樣邏輯的判斷時間約為40ms。

圖二 、拔去輸入插頭的相關電壓行為

從圖三中可得知HV引腳功能包括高壓啟動、輸入電壓取樣電路和X電容放電機制， M1開關是連接高壓和VDD之間的橋梁，由UVLO來控制。M1開關和R2路徑用來實現高壓啟動功能， M3開關是通過一個頻率信號控制來做輸入電壓取樣控制，R2和R1分壓形成一個輸入電壓 (VINAC)的取樣到比較器的反相輸入端;VINAC是用來偵測輸入電源的電壓值;VREF是用來做為放電判斷的參考電壓。假如VINAC總是高于 VREF，M2開關將被閉合，VDD電位將被放電到VDD_OFF，使得UVLO保護觸發，UVLO保護將打開 M1開關并關閉M2，HV引腳將從X電容汲取所需的啟動電流對VDD的電容重新充電，以達到放電功能。

圖三、HV引腳的邏輯電路圖

接下來介紹如何改進B區域的損耗，于B區域致力的目標是降低功率晶體管和 IC的功耗。功率晶體管主要功耗因素有VDD電壓、Burst的時間長短和開關頻率(FSW) 如等式(3)所示，在一般工作模式中(非保護模式)，FAN6756使用創新技術去產生極低的UVLO電壓約為6.5V，所以輔助繞組電壓設定將可大幅降低;其次將Burst時間延長，降低在無載或極輕載時的工作頻率與脈沖頻率(fBurst)使FAN6756進入極端脈沖降頻模式，進而降低開關損耗;另一方面在柵極無輸出的情況下讓IC的工作電流(IOP_Gate-off) 降低，以減少如等式(4)所示的IC靜態損耗。圖四為于高壓無載條件下的實際量測波形，輔助繞組電壓平均值大約為12V而柵極與柵極驅動 之間的距離大約為1.12秒，此種方法可以降低 B 區域**率晶體管和 PWM IC 的功耗。圖五定義出等式 (3) 與等式 (4) 中的相關參數。