引 言

數字信號處理技術已廣泛應用于通信、雷達、聲納、遙感、圖形圖像處理和語音處理等領域。隨著現代科技的發展，尤其是半導體工藝的進入深亞微米時代，新的功能強勁的高性能數字信號處理器(DSP)也相繼推出，如ADI（美國模擬器件）公司的TigerSHARC系列和TI（德州儀器）公司的C6000系列，但是，要實現對運算量和實時性要求越來越高的DSP 算法，如對基于分數階傅立葉變換的Chirp信號檢測與估計，合成孔徑雷達(SAR)成像，高頻地波雷達中的自適應濾波和自適應波束形成等算法，單片 DSP 仍然顯得力不從心。這些挑戰主要涉及兩個主題：一是計算能力，指設備、板卡和系統中分別可用的處理資源。采用多DSP、多FPGA系統，將是提高運算能力的一個有效途徑。二是連接性，從本質上說就是實現不同設備、板卡和系統之間的“快速”數據轉移。對于一些復雜的信息系統，對海量數據傳輸的實時性提出了苛刻的要求，多DSP之間、DSP與高速AD采集系統、DSP與FPGA間的高速數據傳輸，是影響信號處理流程的主要瓶頸之一。TI公司最新推出的高性能 TMS320C6455（下文稱C6455）處理器，具有高速運算能力的同時集成了高速串行接口SRIO，方便多DSP以及DSP與FPGA之間的數據傳輸，在一定程度上滿足了高速實時處理和傳輸的要求。本文在多DSP+FPGA通用信號處理平臺的基礎上，深入研究了多DSP間，DSP與FPGA間的SRIO的數據通信和加載技術的軟硬件設計與實現。這些技術包括了目前SRIO接口的各種應用方式，可作為SRIO接口及C6455開發提供參考[1-3]。

1 C6455特性及SRIO標準介紹

C6455是目前單片處理能力最強的新型高性能定點DSP，它是TI 公司基于第三代先進VeloviTI VLIW(超長指令字)結構開發出來的新產品。最高主頻為1.2GHz，16位定點處理能力為9600MMAC/s。C6455建立在增強型C64x+ DSP內核基礎之上，代碼尺寸平均縮短了20%至30%，周期效率提高了20%。C6455不僅是內核的增強和運算速度的提升，相比以前的芯片，集成了豐富的外圍接口，如千兆以太網控制器，66 MHz PCI總線接口，最重要的是增加了新的外設接口SRIO，全雙工工作時，四個端口峰值速率每秒高達25 Gbits，解決了DSP高速數據傳輸的瓶頸，降低了開發多處理器系統的難度[4-5]。

RapidIO是新一代高速互連技術，已于2004年被國際標準化組織(ISO)和國際電工協會(IEC)批準為ISO/IEC DIS 18372標準。RapidIO互連定義包括兩類技術：面向高性能微處理器及系統互連的Parallel RapidIO接口；面向串行背板、DSP和相關串行控制平面應用的Serial RapidIO接口。SRIO支持編程模型包括基本存儲器映射IO事務、基于端口的消息傳遞和基于硬件一致性的全局共享分布式處理器。

SRIO互連架構是一個開放的標準，滿足了嵌入式基礎實施在應用方面的廣泛需要。可行的應用包括多處理器、存儲器、網絡設備中的存儲器映射I/O器件、存儲子系統和通用計算平臺。這一互連技術主要作為系統內部互連，支持芯片到芯片和板到板的通信，可以實現從1Gbps到60Gbps的性能水平，在高速互連方面將會有廣闊的發展前景[6]。
2 C6455間的SRIO通信

2.1 C6455間的接口互連

C6455內嵌了SRIO模塊，擁有4個全雙工的port（端口），支持SRIO 1x/4x串行協議。每個port支持1.25Gbps、2.5Gbps、3.125Gbps的波特率，每個port可以單獨構成1x模式，也可以四個 port共同構成4x模式。SRIO采用的是CML（電流型邏輯）電平，布線時必須遵循布線約束。為了最小化來自接收方100歐終端電阻的反射，差分對應該具有50歐的阻抗，并且差分走線必須等長。在接收端串接耦合電容，隔離直流偏置。圖1是兩片C6455之間SRIO接口設計。

2.2 包格式

SRIO的傳輸操作是基于請求和響應機制，包（packet）是系統中端點器件的通信單元。圖2是一次傳輸操作的流程圖。首先由發起者產生一個傳輸請求，請求包被傳輸到相鄰的交換器件，從而進入交換結構，通過交換機構這個完整的請求包被轉發到目標器件。目標器件根據請求完成相應操作后，發送相應的響應包，經過交換機構傳回到發起者。此時一個完整的傳輸過程完成。

SRIO有三個層的協議共同組成，每層協議在包中都有體現。圖3給出典型的請求包和響應包的包格式示意圖。

交換機相關文章:交換機工作原理

合成孔徑雷達相關文章:合成孔徑雷達原理

上一頁 1 2 3 下一頁