晶圓代工大廠臺積電(TSMC)資深研發副總裁蔣尚義(Shang-Yi Chiang)在日前于美國舉行的ARM技術論壇(TechCon)上表示，在接下來十年以FinFET技術持續進行半導體制程微縮的途徑是清晰可見的，可直達 7納米節點，但在 7納米節點以下，半導體制程微縮的最大挑戰來自于經濟，并非技術。

　　蔣尚義表示，他有信心半導體產業將在接下來十年找到克服7納米以下節點技術障礙的解決方案;但也指出，新技術雖然能實現7納米以下節點制程芯片量產，卻可能得付出高昂代價：「當制程節點演進，我們也看到晶圓制造價格比前一代制程增加了許多。」

　　在ARM技術論壇的另一場專題演說中，EDA供貨商Cadence Design Systems旗下Silicon Realization部門的資深研發副總裁徐季平(Chi-Ping Hsu)，簡報了半導體制程從32/28納米節點過渡到22/20納米節點的制程技術研發成本增加幅度;他舉例指出，如果32/28納米節點縮需成本是12億美元，來到22/20納米節點，該成本規模將增加至21至30億美元。

　　至于芯片設計成本，則會從32納米節點所需的5,000萬至9,000萬美元，在22納米節點增加至1.2億至5億美元。徐季平并指出，在32納米節點，芯片銷售量需要達到3,000至4,000萬顆，才能打平成本;但到了20納米節點，該門坎會提高至6,000萬至1億顆。

　　FinFET是一種 3D晶體管技術，目前正初步獲得芯片制造商的采用;大廠英特爾(Intel)則是將其3D晶體管技術稱為「三閘(tri-gate)」，業界預計該公司將在今年底推出采用3D晶體管技術所生產的22納米芯片樣品。

　　蔣尚義表示，22納米節點會是半導體產業采用平面晶體管技術(planar transistor)的最后一個世代：「在此之后，該技術就會功成身退。」