2011年已經過半，選擇在這個時候去談半導體制程工藝是個不錯的時間點，在隨后的這個秋天和冬天，半導體產業將面臨一次全面的制程工藝大躍進。按照最新消息，Intel的22nm和意法半導體(STMicroelectronics)、臺積電(TSMC)的28nm工藝都應該在今年余下的幾個月里量產，而三星、臺聯電(UMC)和GF(Global Foundries)的28nm應該不會晚于明年2季度。

　　IDM(獨立設計制造企業)與Foundry(代工企業)這么密集地更新制程，既是巧合也是必然。按照Intel的Tick-Tock(工藝年-構架年)發展模式，單數年更新工藝制程，22nm是其下一個工藝節點。而對于其他選擇28nm的晶圓廠來說，因為技術研發的難度加大，28nm工藝直到今年才達到相當標準的良率，眾多晶圓廠才敢于公開宣布量產。

　　在這個半導體制程工藝即將面臨更新換代之際，我們不妨從設計、制造和代工不同角度審視一下，迎接全新工藝的半導體企業的應對策略。

　　新工藝新優勢

　　新制程一直是半導體工業發展的標尺，而為產品帶來全新競爭力則是企業傾注心血鉆研新技術最大的驅動力。每一代的工藝進步給半導體產品帶來的性能和功耗提升是明顯的。高效能、低耗電及更微小尺寸是半導體技術的三大發展趨勢，隨著便攜電子產品成為市場主流，幾乎所有集成電路的尺寸均朝更微小化發展。在同樣尺寸的硅片上，新制程讓制造商能夠增加更多的功能，提高芯片的運行速度，或者降低功能成本。采用28nm先進技術所帶來的主要好處是能滿足客戶對高效能、低耗電、微小化的市場需求。

　　作為除了Intel之外唯一堅持工藝研發的通用芯片IDM，意法半導體高級執行副總裁兼首席技術官Jean-Marc Chery談及制程進步表示，在消費電子市場上，機頂盒芯片(解碼器)、網關和3D(HD)TV是制程從 40 nm技術節點向32/28 nm節點升級的受益者，這些新制程可把芯片的處理性能提高30%左右，而功耗沒有任何增加。此外，更小的特征尺寸讓制造商能夠在每顆芯片上集成更多的處理單元，從而提高計算能力和處理性能，例如，給用戶帶來出色的高清3D TV體驗。在網絡系統芯片方面，消費者將獲得數據速率達到14-25G bit/s的產品，數據傳輸速率比上一代技術節點的10-14G bit/s高出許多。

　　關于新工藝帶來的優勢，TSMC中國區總經理陳家湘介紹，28HP制程最先采用先進的高介電層/金屬閘(HKMG)技術，相較于40nm制程，此項制程在相同漏電基礎上速度增快約25%，而在相同速度基礎上漏電亦可降低約50%。目前28nm制程區分為Gate-First(柵極最先)以及Gate-Last(柵極最后)二種方式。由于Gate-Last技術具有同時兼顧P-type及N-type晶體管臨界電壓(Vt)調整的最佳優勢，TSMC已宣布在高效能及低耗電制程，為客戶采用Gate-Last技術。另一方面，TSMC在業界的領導地位奠基于“先進技術、卓越制造、客戶伙伴關系”三位一體的差異化競爭優勢。2010年，TSMC已為客戶的28nm可編程邏輯門陣列(FPGA)提供了先進的硅穿孔(Through Silicon Via)以及硅中介層(Silicon Interposer)的芯片驗證(prototyping) 服務。藉由自身研發的硅穿孔通道(TSV)及與集成電路制造服務業者兼容的晶圓級封裝技術，TSMC承諾與客戶緊密合作開發符合成本效益的三維集成電路系統整合方案。

　　賽靈思的全新FPGA就是基于TSV技術的28nm新產品，該公司亞太區銷售及市場總監張宇清坦言得益于28nm工藝技術，賽靈思推出了統一架構，將整體功耗降低一半且具有業界最高容量(200萬邏輯單元)的7系列FPGA產品，不僅能實現出色的生產率，解決 ASIC 和 ASSP 等其他方法開發成本過高、過于復雜且不夠靈活的問題，使 FPGA 平臺能夠滿足日益多樣化的設計群體的需求。在 28 nm工藝節點上，靜態功耗是器件總功耗的重要組成部分，有時甚至是決定性的因素。由于提高可用系統性能和功能的關鍵在于控制功耗，因此為了實現最高功效，首先必須選用適合的工藝技術。賽靈思選擇了HKMG高性能低功耗工藝技術，以使新一代 FPGA 能最大限度地降低靜態功耗，確保發揮 28 nm技術所帶來的最佳性能和功能優勢。與標準的高性能工藝技術相比，高性能低功耗工藝技術使得 FPGA 的靜態功耗降低了 50%，總功耗也減少 50%。同時，新一代開發工具通過創新時鐘管理技術可將動態功耗降低 20%，此外，通過部分重配置技術的增強，幫助設計人員進一步降低功耗并減少系統成本33%。