xilinx fpga 文章進入xilinx fpga技術社區

Flashy 采集板

Flashy是一款高速模擬采集板。它通常與FPGA板一起使用，以創建數字示波器。這是一個單通道 Flashy（頂板），帶有 BNC 連接器和 Pluto-II（底板）。該組合構成了單通道 100MSPS（每秒兆采樣數）數字示波器。Flashy 板有三種速度等級：具有ADC60的08060MHz振蕩器（典型工作頻率范圍為20MHz至70MHz）具有ADC100的08100MHz振蕩器（典型工作頻率范圍為20MHz至125MHz）125MHz/133MHz振蕩器，帶ADC08200（典型工作頻率范
關鍵字： FPGA 數字示波器 Flashy 采集板

FPGA：數字示波器 4 - 更多功能

現在示波器骨架已開始工作，可以輕松添加更多功能。邊沿斜率觸發讓我們添加在上升沿或下降沿觸發的能力。任何示波器都可以做到這一點。我們需要一點信息來決定我們想要觸發的方向。讓我們使用 PC 發送的數據的 bit-0。assign Trigger = (RxD_data[0] ^ Threshold1) & (RxD_data[0] ^ ~Threshold2);這很容易。更多選項讓我們添加控制觸發閾值的功能。這是一個 8 位值。然后我們需要水平采集速率控制、濾波控制...... 這需
關鍵字： FPGA 數字示波器

FPGA：數字示波器 3 - 觸發器

我們的第一個觸發因素很簡單 - 我們檢測到上升沿越過固定閾值。由于我們使用的是 8 位 ADC，因此采集范圍從 0x00 到 0xFF。因此，讓我們暫時將閾值設置為0x80。檢測上升沿如果樣本高于閾值，但前一個樣本低于閾值，則觸發！reg Threshold1, Threshold2;always @(posedge clk_flash) Threshold1 <= (data_flash_reg>=8'h80);always @(posedg
關鍵字： FPGA 數字示波器

FPGA：數字示波器 2 - 雙端口 RAM

FIFO使我們能夠非常快速地獲得工作設計。但對于我們簡單的示波器來說，這有點矯枉過正。我們需要一種機制來存儲來自一個時鐘域（100MHz）的數據，并在另一個時鐘域（25MHz）中讀取數據。一個簡單的雙端口RAM就可以做到這一點。缺點是兩個時鐘域之間的所有同步（FIFO為我們所做的）現在必須“手動”完成。觸發“基于 FIFO”的示波器設計沒有明確的觸發機制。讓我們改變一下。現在，每次從串行端口接收到字符時，示波器都會被觸發。當然，這仍然不是一個非常有用的設計，但我們稍后會對其進行改進。我們使用“as
關鍵字： FPGA 數字示波器

FPGA：數字示波器 1 - 首款設計

以下是此處構建的內容：FPGA 接收兩個時鐘：一個緩慢的“系統”時鐘，固定在25MHz。ADC采樣時鐘（更快，假設100MHz），連接到ADC和FPGA。擁有這兩個時鐘為設計提供了靈活性。但這也意味著我們需要一種方法將信息從一個時鐘域傳輸到另一個時鐘域。為了驗證硬件是否正常工作，讓我們走一條簡單的路線，使用FIFO。從ADC采集的樣本以全ADC速度（100MHz）存儲在FPGA FIFO中。然后，FIFO內容被讀回、序列化，并以更慢的速度（115200波特）在串行端口上發送。最后，我們將串行輸出連
關鍵字： FPGA 數字示波器

FPGA：數字示波器

與模擬示波器相比，數字示波器具有許多優勢，例如能夠捕獲單個事件，并顯示觸發前發生的情況。您只需將ADC和FPGA連接在一起，即可構建數字示波器。這種特殊設計使用100MHz閃存ADC，因此我們正在構建一個100MSPS（每秒兆采樣數）示波器。這種示波器設計很有意思，因為它展示了現代 FPGA 的強大和實用性。但是，如果您不熟悉 FPGA 技術，請記住，這不是本網站上最容易理解的設計。HDL設計或者如何在FPGA內部創建示波器邏輯。HDL 第 1 部分?- 基于 FIFO 的設計。HDL 第 2
關鍵字： FPGA 數字示波器

FPGA：SDRAM控制器

盡管現代 FPGA 包含內部存儲器，但可用存儲器量始終比專用存儲芯片低幾個數量級。因此，許多FPGA設計人員將某種類型的存儲器附加到他們的FPGA中也就不足為奇了。特別是，SDRAM因其高速和低成本而成為非常受歡迎的存儲器。不幸的是，它們不像靜態存儲器那樣容易控制，因此經常使用SDRAM控制器。對于我們的控制器，我們的目標是可能是最簡單的SDRAM：美光MT48LC1M16A1 16Mb傳統SDRAM。我們的測試系統包括 Xylo-E、Xylo-EM 和 Xylo-LM（具有 16Mb
關鍵字： FPGA SDRAM控制器

FPGA：HDMI接口

HDMI 是一種數字視頻接口，因此很容易從現代 FPGA 驅動。讓我們看看它是如何工作的。連接器標準 HDMI 連接器有 19 個引腳。在 19 個引腳中，有 8 個特別值得關注，因為它們形成 4 個 TMDS 差分對來傳輸實際的高速視頻信息。TMDS 時鐘+ 和時鐘-TMDS data0+ 和 data0-TMDS data1+ 和 data1-TMDS data2+ 和 data2-我們從FPGA到HDMI連接器的連接再簡單不過了......我們使用 8 個 FPGA 引腳，配置為 4 個差分 TM
關鍵字： FPGA HDMI接口

FPGA：Ethernet接口

以太網全雙工協議易于在FPGA中實現。這里的目標是將FPGA連接到10BASE-T連接。以太網數據包：發送和接收10BASE-T FPGA 接口 0 - 發送以太網流量的方案在這里，我們演示了如何將以太網流量直接從FPGA發送到PC。對于此食譜，您需要：FPGA 開發板，具有 2 個空閑 IO 和一個 20MHz 時鐘。一臺帶有以太網卡并安裝了 TCP-IP 堆棧的 PC（如果你能瀏覽 Internet，你就很好）。（可選）網絡集線器或交換機。1. 將FPGA板連接到以太網以下是使用以太網集線器或交換機
關鍵字： FPGA Ethernet接口

FPGA：PCI Express接口

隨著 PCI Express 在高端 FPGA 中變得司空見慣，讓我們看看 FPGA 供應商如何輕松實現該技術。特別是，我們更仔細地研究了賽靈思的 PCI Express 解決方案。PCI Express 1 - 連接器PCI Express 通常有兩種尺寸：1 通道和 16 通道，其中 1 通道用于普通主板，16 通道用于顯卡。連接器1 通道連接器有 36 個觸點，排列成兩排，每排 18 個觸點。這是俯視圖。在 36 個觸點中，只有 6 個對數據傳輸有用，其余是電源引腳和其他輔助信號。 6 個功能觸點以
關鍵字： FPGA PCI Express接口賽靈思

FPGA：PCI項目

FPGA 是功能強大的 PCI 開發平PCI 0 - 簡單的PCI接口這是 PCI 代碼的一個示例。我們使用 PCI 寫入命令來控制 LED。寫“0”可關閉 LED，寫“1”可打開 LED！臺，這要歸功于其可重新編程性和運行速度。// Very simple PCI target// Just 3 flip-flops for the PCI logic, plus one to hold the state of an LEDmodule PCI(CLK, RSTn, FRAMEn, AD, CBE
關鍵字： FPGA PCI接口

FPGA：SD卡

SD 卡可輕松與 FPGA 連接。我們的SD卡項目分為兩部分：SD 卡 1 - FPGA 連接SD 卡可輕松與 FPGA 連接。它們有不同的尺寸（標準、迷你和微型），但在電氣上它們的工作方式相同。讓我們關注 micro-SD 卡，因為它們非常小且現在很受歡迎。Micro-SD 卡有 8 個針腳。首先，電源連接在引腳 4 和 6 上。然后，您需要 3 到 6 個 FPGA 引腳連接，具體取決于您決定使用的操作模式。SPI模式在SPI模式下，DI/DO線是單向的。這意味著：無需在 DI/DO 上上拉命令（
關鍵字： FPGA SD卡

FPGA：JTAG接口

大多數FPGA都支持JTAG。JTAG 1 - 什么是JTAG？JTAG 是 1149 年代開發的 IEEE 標準（1.1980），用于解決電子板制造問題。如今，它更多地用作編程、調試和探測端口。但首先，讓我們看看JTAG的原始用途，邊界測試。邊界測試這是一個簡單的電子板（也稱為“PCB”，意為“印刷電路板”），帶有兩個 IC（“集成電路”）、一個 CPU 和一個 FPGA。典型的電路板可能有更多的IC。IC可以有很多引腳。因此，當然，IC通過許多連接（PCB走線）連接在一起。我們在這里只展示四個。
關鍵字： FPGA JTAG接口

FPGA約束、時序分析的概念介紹

時序約束的概念和基本策略時序約束主要包括周期約束（FFS到FFS，即觸發器到觸發器）和偏移約束（IPAD到FFS、FFS到OPAD）以及靜態路徑約束（IPAD到OPAD）等3種。通過附加約束條件可以使綜合布線工具調整映射和布局布線過程，使設計達到時序要求。例如用OFFSET_IN_BEFORE約束可以告訴綜合布線工具輸入信號在時鐘之前什么時候準備好，綜合布線工具就可以根據這個約束調整與IPAD相連的Logic Circuitry的綜合實現過程，使結果滿足FFS的建立時間要求。附加時序約束的一般策略是先附加
關鍵字： FPGA 約束時序

FPGA：EPP（增強型并行端口）

EPP 使與 PC 的通信變得快速而簡單。在這里，我們使用Pluto-P FPGA板與支持EPP的PC進行通信。EPP 1 - 什么是 EPP？EPP 是 IEEE 1284（并行端口標準）的一部分。IEEE 1284 還定義了 SPP 和 ECP，但 EPP 提供了兩者的優點，即速度和簡單性。EPP的主要特點是：通過并行端口提供雙向通信，即對連接到 PC 并行端口的外圍設備進行讀寫的方式。事務是 8 位寬的，并且是原子的。主機（PC）始終是事務的發起者，讀取或寫入。沒有爆發的概念。您可以發
關鍵字： FPGA EPP 增強型并行端口

共6792條 9/453 |‹ « 7 8 9 10 11 12 13 14 15 16 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側重低成本應用，容量中等，性能可以滿足一般的邏輯設計要求，如Spartan系列；還有一種側重于高性能應用，容量大，性能能滿足各類高端應用，如Virtex系列，用戶可以根據自己實際應用要求進行選擇。在性能可以滿足的情況下，優先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開發產品的時間 [ 查看詳細 ]