基于Xines廣州星嵌OMAPL138 DSP+ARM+FPAGA硬件平臺、毫米波雷達平臺以及大疆的無人機平臺,開發(fā)了一套將毫米波雷達與單目視覺相融合的無人機自主避障演示系統(tǒng);并利用該無人機自主避障演示系統(tǒng)做了避障飛行實驗,初步驗證了融合方案在無人機自主避障飛行中的可行性。

框架解析：

前端由Xilinx Spartan-6 XC6SLX16/45 FPGA采集AD數據，AD數據通過uPP或者EMIF總線傳輸至OMAP-L138的DSP。  

數據被DSP處理之后，通過DSPLINK或者SYSLINK雙核通信組件被送往ARM，用于應用界面開發(fā)、網絡轉發(fā)、SATA硬盤存儲等應用。

OMAP-L138的DSP或者ARM根據處理結果，將得到的邏輯控制命令送往FPGA，由FPGA控制板載DA實現邏輯輸出。

（1） 高速數據采集前端部分由Xilinx Spartan-6 XC6SLX16/45 FPGA同步采集AD模擬輸入信號，可實現對AD數據進行預濾波處理，另外一路DAC可輸出任意幅值和任意波形的并行DA數據。

（2） 高速數據傳輸部分由uPP、EMIF、SPI和I2C通信總線構成。大規(guī)模吞吐量的AD和DA數據，可通過uPP總線在DSP和FPGA之間進行高速穩(wěn)定傳輸；DSP可通過EMIF總線對FPGA進行并行邏輯控制和進行中等規(guī)模吞吐量的數據交換；ARM可通過SPI和I2C對FPGA端進行初始化設置和參數配置。

（3） 高速數據處理部分由DSP核和算法庫構成?？蓪崿F對AD和DA數據進行時域、頻域、幅值等信號參數進行實時變換處理（如FFT變換、FIR濾波等）。

（4） DSP+ARM雙核通信部分由DSP核、ARM核和DSPLINK/SYSLINK雙核通信組件構成。通過內存共享方式，實現DSP和ARM雙核之間的數據交換和通信。

（5） 數據顯示存儲拓展部分由ARM核、圖形顯示、網絡和SATA硬盤等部分構成。通過ARM的應用界面可實時顯示AD和DA的時域和頻域波形；并可實現大數據存儲和遠程網絡通信。

圖4 OMAP-L138+FPGA三核高速數據采集處理資源圖

基于TI OMAP-L138（定點/浮點 DSP C674x+ARM9）+ Xilinx Spartan-6 FPGA處理器；

OMAP-L138 FPGA 通過uPP、EMIFA、I2C總線連接，通信速度可高達 228MByte/s；

OMAP-L138主頻456MHz，高達3648MIPS和2746MFLOPS的運算能力；

FPGA標配為Spartan-6系列芯片XC6SL16，可升級至XC6SL45；

開發(fā)板引出豐富的外設，包含SATA、SD、USB OTG、USB HOST、UART、雙網絡（1個千兆FPGA端、1個百兆DSP端）、ADC、DAC、DSP RS485/422、FPGA RS485、FPGA CAN、DSP RS232、FPGA RS232、RTC、LCD，引出了MCASP、MCBSP、uPP、 SPI、 EMIFA、 I2C等接口，方便用戶擴展。

DSP+ARM+FPGA三核核心板，尺寸為 72mm*44mm，采用工業(yè)級B2B連接器，保證信號完整性；

支持裸機、SYS/BIOS 操作系統(tǒng)、Linux 操作系統(tǒng)。

 圖1 開發(fā)板正面圖

圖2 開發(fā)板側視圖

XQ138F-EVM是一款基于廣州星嵌SOM-XQ138F核心板設計的開發(fā)板，采用沉金無鉛工藝的4層板設計，它為用戶提供了 SOM-XQ138F核心板的測試平臺，用于快速評估SOM-XQ138F核心板的整體性能。

SOM-XQ138F核心板采用沉金無鉛工藝的8層板設計，引出CPU全部資源信號引腳，二次開發(fā)極其容易，客戶只需要專注上層應用，大大降低了開發(fā)難度和時間成本，讓產品快速上市，及時搶占市場先機。不僅提供豐富的 Demo 程序，還提供詳細的開發(fā)教程，全面的技術支持，協助客戶進行底板設計、調試以及軟件開發(fā)。

數據采集處理顯示系統(tǒng)

智能電力系統(tǒng)

圖像處理設備

高精度儀器儀表

中高端數控系統(tǒng)

通信設備

音視頻數據處理

圖3 典型應用領域

   廣州星嵌設計的XQ138F-EVM是一款DSP+ARM+FPGA三核高速數據采集處理開發(fā)板，適用于電力、通信、工控、醫(yī)療和音視頻等數據采集處理領域。

此設計采用OMAP-L138+Spartan-6平臺，其中OMAP-L138是德州儀器（TI）低功耗高性能浮點DSP C6748+ARM9雙核處理器，而Spartan-6是賽靈思（Xilinx）平臺升級靈活、性價比極高的FPGA處理器。此設計通過OMAP-L138的uPP、EMIF等通信接口將兩個芯片結合在一起，而OMAP-L138內部的DSP和ARM通過DSPLINK/SYSLINK進行雙核通信，實現了需求獨特、靈活、功能強大的DSP+ARM+FPGA三核高速數據采集處理系統(tǒng)。

圖5 FPGA與OMAP-L138通信框圖

圖6 OMAP-L138+FPGA核心板

高速通信總線——uPP

uPP（Universal Parallel Port）是OMAP-L138 CPU頗具特色的高速并行數據傳輸總線，可以單獨發(fā)送和接受數據，也可以同時接收和發(fā)送數據，常用于和FPGA以及其他并口設備數據傳輸。

OMAP-L138的uPP 共有2個通道（通道A和通道B），共有32位數據線，控制簡單，配置靈活，數據吞吐量大。uPP時鐘速率可高達處理器時鐘速率的一半，對于在456MHz下運行的OMAP-L138處理器，uPP單通道吞吐量理論值可高達228MB/s。

圖6 OMAP-L138 DSP+ARM雙核通信原理

基本原理

TI官方的DSPLINK/SYSLINK雙核通信組件提供了一套通用的API，從應用層抽象出ARM與DSP的物理連接特性，從而降低用戶開發(fā)程序的復雜度。其中DSPLINK使用DSP/BIOS操作系統(tǒng)，SYSLINK使用SYS/BIOS操作系統(tǒng)，SYSLINK屬于DSPLINK的新版本雙核通信組件。

在ARM和DSP的雙核通信開發(fā)中，ARM端運行HLOS操作系統(tǒng)（一般是Linux），DSP端運行RTOS實時操作系統(tǒng)（一般是DSP/BIOS或者SYS/BIOS），雙核主頻456MHz。

優(yōu)勢

（1） SOC片上DSP+ARM架構可實現穩(wěn)定的雙核通信，縮短了雙核通信開發(fā)時間。

（2） DSPLINK/SYSLINK雙核通信組件突破了雙核開發(fā)瓶頸，節(jié)約了研發(fā)成本。

（3） SOC上的DSP和ARM架構簡化了硬件設計，降低了產品功耗和硬件成本。