a一级爱做片免费观看欧美,久久国产一区二区,日本一二三区免费,久草视频手机在线观看

首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> sdram

嵌入式實時圖像處理系統中SDRAM控制器的實現

  • 嵌入式實時圖像處理系統中SDRAM控制器的實現,介紹一種用于嵌入式實時圖像處理系統的SDRAM控制器的實現方案。根據實時系統對數據傳輸速率及連續性的要求，將SDRAM配置為全頁突發操作模式，并采用異步FIFO作為FPGA與SDRAM間的數據緩沖器。為配合SDRAM的全頁操作模式，并充分利用其高速讀寫性能，將FIFO設計為基于乒乓操作的流水線結構，實現了數據的無縫緩存。將該方案用于實時紅外熱成像系統，經實驗結果表明，該SDRAM控制器執行效率高，占用資源少，可移植性強。
  • 關鍵字： SDRAM  控制器  實現  理系  處理  實時  圖像  嵌入式  

恒憶與三星電子共同合作開發 PCM

  • 　　恒憶 (Numonyx) 與三星電子 (Samsung Electronics Co., Ltd) 宣布將共同開發制定相變存儲器 (Phase Change Memory，PCM) 產品的市場規格，此新一代存儲技術可滿足載有大量內容和數據平臺的性能及功耗要求，從而幫助多功能手機及移動應用、嵌入式系統*、高級運算裝置的制造商應對設計挑戰。制定針對PCM 產品的通用軟硬件兼容標準，將有效簡化設計流程并縮短產品開發時間，使制造商能在短時間內采用這兩家公司推出的高性能、低功耗 PCM 存儲產品。 　　相較于
  • 關鍵字： Numonyx  NAND  NOR  PCM  SDRAM  

大容量SDRAM在windows CE系統中的應用設計

  • 大容量SDRAM在windows CE系統中的應用設計,摘 要：擴大同步動態隨機存儲器(SDRAM)的容量是提升嵌入式產品性能的關鍵問題。這里基于Intel公司的PXA255處理器提出一種大容量sDRAM的硬件設計方法，并在微軟提供的板級支撐包(BSF’)的基礎上編寫了一套在win―dows
  • 關鍵字： 應用  設計  系統  CE  SDRAM  windows  大容量  

DDR2 SDRAM介紹及其基于MPC8548 CPU的硬件設計(08-100)

  • 　　DDR2(Double Data Rate 2，兩倍數據速率，版本2) SDRAM，是由JEDEC標準組織開發的基于DDR SDRAM的升級存儲技術。 相對于DDR SDRAM，雖然其仍然保持了一個時鐘周期完成兩次數據傳輸的特性，但DDR2 SDRAM在數據傳輸率、延時、功耗等方面都有了顯著提高，而這些性能的提高，主要來源于以下技術的提升：ODT，Post CAS，4n數據預取，封裝等。
  • 關鍵字： 思科  DDR2 SDRAM  

ADI公司的新一代SHARC 處理器滿足專業音頻的所有需求

  • 　　極高性能的浮點DSP，比以往的 SHARC處理器性能提高一倍，具有硬件加速器與音頻應用提升特性: 片上存儲器增加60%以上，提供DDR2 SDRAM外部存儲器接口及連接端口 　　中國 北京——Analog Devices, Inc.（紐約證券交易所代碼: ADI），全球領先的高性能信號處理解決方案供應商，最新推出SHARC® ADSP-21469，以幫助開發人員重新定義專業系統中的逼真音響。更多的通道、更多的效果、更多的建模、更高的采樣速率：專業數字音頻應用正在不斷逼
  • 關鍵字： DSP  SHARC處理器  DDR2 SDRAM  ADI  

SDRAM在任意波形發生器中的應用

  • 任意波形發生器在雷達、通信領域中發揮著重要作用,但目前任意波形發生器大多使用靜態存儲器。這使得在任意波形發生器工作頻率不斷提高的情況下,波形的存儲深度很難做得很大,從而不能精確地表達復雜信號。本文介紹的基于動態存儲器(SDRAM)的設計能有效解決這一問題,并詳細討論了一種簡化SDRAM控制器的設計方法。
  • 關鍵字： SDRAM  任意波形發生器  中的應用    

基于NiosⅡ的圖像采集和顯示的實現

  • 　　摘 要：采用OV2610的CMOS圖像傳感器和26K色的TFT液晶屏，在SOPC上集成了OV2610、TFT液晶控制器和DMA控制器，實現了圖像數據流的采集和顯示。 　　關鍵詞：DMA  Avalon數據流模式  SDRAM 　　隨著大規模集成電路設計技術的進步、制造工藝水平的提高以及單個芯片上的邏輯門數的增加，嵌入式系統設計變得日益復雜。把整個系統集成到一個芯片上,即片上系統SoC(System on Chip)技術是當前嵌入式系統設計的一個研究熱點。在Altera公司提供的
  • 關鍵字： SoC  DMA  Avalon數據流模式  SDRAM  

在DDR3 SDRAM存儲器接口中使用調平技術

  • 　　引言 　　DDR3 SDRAM存儲器體系結構提高了帶寬，總線速率達到了600 Mbps至1.6 Gbps (300至800 MHz)，它采用1.5V工作，降低了功耗，90-nm工藝密度提高到2 Gbits。這一體系結構的確速率更快，容量更大，單位比特的功耗更低，但是怎樣才能實現DDR3 SDRAM DIMM和FPGA的接口呢?調平技術是關鍵。如果FPGA I/O結構中沒有直接內置調平功能，和DDR3 SDRAM DIMM的接口會非常復雜，成本也高，需要采用大量的外部元件。那么，什么是調平技術，這一技
  • 關鍵字： FPGA  存儲器  DDR3  SDRAM  

SDRAM接口的VHDL設計

  • 　　RAM（隨機存取存儲器　是一種在電子系統中應用廣泛的器件，通常用于數據和程序的緩存。隨著半導體工業的發展，RAM獲得了飛速的發展，從RAM、DRAM(Dynamic RAM，即動態RAM)發展到SDRAM(Synchronous Dynamic RAM，即同步動態RAM)，RAM的容量越來越大、速度越來越高，可以說存儲器的容量和速度已經成為半導體工業水平的標志。 　　１ 任務背景 　　SDRAM具有大容量和高速的優點，目前其存取速度可以達到100～133MHz，單片容量可以達到64Mbit或更高
  • 關鍵字： VHDL  SDRAM  存儲器  微處理器  

高速嵌入式視頻系統中SDRAM時序控制分析

  • 　　在高速數字視頻系統應用中，使用大容量存儲器實現數據緩存是一個必不可少的環節。SDRAM就是經常用到的一種存儲器。 　　但是，在主芯片與SDRAM之間產生的時序抖動問題阻礙了產品的大規模生產。在數字電視接收機的生產實際應用中，不同廠家的PCB板布線、PCB材料和時鐘頻率的不同，及SDRAM型號和器件一致性不同等原因，都會帶來解碼主芯片與SDRAM間訪問時序的抖動問題。 　　本文利用C-NOVA公司數字電視MPEG-2解碼芯片AVIA9700內置的SDRAM控制器所提供的時序補償機制，設計了一個方便使
  • 關鍵字： SDRAM  數字電視  

全球半導體標準組織委員會會議在上海舉行 推動存儲工業新標準制定

  • 　　隨著筆記本電腦、手機等移動終端以及家用數碼產品的大規模增長，器的移動性和能耗問題已廣泛受到業界關注。日前，(全球半導體組織)委員會會議在上海舉行，推動存儲工業新標準制定。 　　在過去五年內，JEDEC曾與中國半導體行業組織合作，促進中國及世界的半導體行業標準。例如中國電子標準協會(CESA)，中國半導體行業協會(CSIA)與中國電子標準研究所(CESI)等。 　　我國企業已占JEDEC會員數的20%，而且數目還在增長。JEDEC本次會議主要研究了DDR3 SDRAM（第三代雙倍速率同步動態隨機存儲
  • 關鍵字： SDRAM  DRAM  

基于FPGA的DDR SDRAM控制器在高速數據采集系統中的應用

  • 實現數據的高速大容量存儲是數據采集系統中的一項關鍵技術。本設計采用Altera公司Cyclone系列的FPGA完成了對DDR SDRAM的控制，以狀態機來描述對DDR SDRAM的各種時序操作，設計了DDR SDRAM的數據與命令接口。用控制核來簡化對DDR SDRAM的操作，并采用自頂至下模塊化的設計方法，將控制核嵌入到整個數據采集系統的控制模塊中，完成了數據的高速采集、存儲及上傳。使用開發軟件Quartus II中內嵌的邏輯分析儀SignalTap II對控制器的工作流程進行了驗證和調試。最終采集到的
  • 關鍵字： FPGA  DDR SDRAM  數據采集  

片上SDRAM控制器的設計與集成

  • 　　隨著設計與制造技術的發展,集成電路設計從晶體管的集成發展到邏輯門的集成, 現在又發展到IP的集成,即SoC設計技術。SoC可以有效地降低電子信息系統產品的開發成本,縮短開發周期,提高產品的競爭力,是工業界將采用的最主要的產品開發方式。目前國內也加大了在SoC 設計以及IP 集成領域的研究。本文介紹的便是國家基金項目支持的龍芯SoC—ICT- E32 設計所集成的片上SDRAM 控制器模塊設計與實現。 　　1 　ICT-E32 體系結構 　　ICT-E32 是一款32位高性能SoC ,它集成龍芯1號
  • 關鍵字： SoC  SDRAM  控制器  MCU和嵌入式微處理器  

FPGA與DDR3 SDRAM的接口設計

  •     DDR3 SDRAM內存的總線速率達到600 Mbps to 1.6 Gbps (300 to 800 MHz)，1.5V的低功耗工作電壓，采用90nm制程達到2Gbits的高密度。這個架構毫無疑問更快、更大，每比特的功耗也更低，但是如何實現FPGA和DDR3 SDRAM DIMM條的接口設計呢？ 　　關鍵字：均衡（leveling） 　　如果FPGA&nbs
  • 關鍵字： FPGA  DDR3  SDRAM  接口  模擬IC  電源  

高速嵌入式視頻系統中SDRAM時序控制分析

  • 　　在高速數字視頻系統應用中，使用大容量存儲器實現數據緩存是一個必不可少的環節。SDRAM就是經常用到的一種存儲器。 　　但是，在主芯片與SDRAM之間產生的時序抖動問題阻礙了產品的大規模生產。在數字電視接收機的生產實際應用中，不同廠家的PCB板布線、PCB材料和時鐘頻率的不同，及SDRAM型號和器件一致性不同等原因，都會帶來解碼主芯片與SDRAM間訪問時序的抖動問題。 　　本文利用C-NOVA公司數字電視MPEG-2解碼芯片AVIA9700內置的SDRAM控制器所提供的時序補償機制，設計了一個方便使
  • 關鍵字： 嵌入式系統  單片機  SDRAM  時序控制  MCU和嵌入式微處理器  
共150條 9/10 |‹ « 1 2 3 4 5 6 7 8 9 10 »

sdram介紹

　　SDRAM:Synchronous Dynamic Random Access Memory,同步動態隨機存取存儲器，同步是指Memory工作需要同步時鐘，內部的命令的發送與數據的傳輸都以它為基準；動態是指存儲陣列需要不斷的刷新來保證數據不丟失；隨機是指數據不是線性依次存儲，而是由指定地址進行數據讀寫。 　　SDRAM從發展到現在已經經歷了四代，分別是：第一代SDR SDRAM，第二代DDR [ 查看詳細 ]

相關主題

熱門主題

DDR-SDRAM    SDRAM-Based    樹莓派    linux   
關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473