RISC-V是新生的CPU指令集,如今已經成長為僅次于x86、ARM的第三大CPU陣營,其開放開源的優勢也得到了國內廠商的追捧,現在騰訊也加入了RISC-V基金會,而且是Premier Members高級會員。在這個級別中,還有阿里云、北京開源芯片研究院、成為資本、海河實驗室、華為、中興、賽昉、希姆計算和展銳等國內公司。此外,騰訊蓬萊實驗室負責人高劍林還將代表騰訊公司進入TSC技術指導委員會,積極參與RISC-V發展。騰訊在沒加入RISC-V基金會之前,已經在大力支持國產CPU了,來自中科院計算所的包云崗
關鍵字:
RISC-V x86 ARM CPU
12月19日消息,隨著高通與Arm之間的專利戰爆發,高通似乎正加速在RISC-V領域的布局。據The register報道,在上周的全球RISC-V峰會上,高通公司產品管理總監Manju Varma透露,高通在2019年就已經將RISC-V應用到了其驍龍865 SoC當中的微控制器,截至目前已經出貨了6.5億個RISC-V內核。已出貨6.5億個RISC-V內核雖然目前高通仍在繼續使用Arm的指令集架構(ISA)和Arm提供的CPU內核設計作為其片上系統(SoC)內部應用處理器(AP)內核的基礎,但是高通很
關鍵字:
RISC-V 高通
IT之家 12 月 19 日消息,重慶物奇微電子現宣布,歷時三年終于成功推出國內首款 1x1 雙頻并發 Wi-Fi 6 量產芯片 WQ9101。據介紹,該芯片集成 4 個高性能 RISC-V CPU,支持 IEEE802.11ax 并向下兼容 IEEE802.11 a / b / g / n / ac 協議;采用 2.4GHz / 5GHz 雙頻架構,支持 DBDC 雙頻并發,以及多個高速接口和各種外圍接口,可以提供業內領先的射頻和基帶性能。該公司表示,目前這款芯片主要應用于電視、平板、PC、智
關鍵字:
物奇微電子 Wi-Fi 6 WQ9101 RISC-V
瑞典烏普薩拉和哥德堡 – 2022 年 12 月 16 日 – 嵌入式開發軟件和服務的全球領導者 IAR Systems和 CAES 的容錯處理器設計中心 Gaisler 欣然宣布達成新的合作協議。IAR Systems即將發布的 IAR Embedded Workbench for RISC-V 新版本將支持 NOEL-V,即 Gaisler 的 RISC-V 太空級處理器。NOEL-V 是一個實現 RISC-V 架構的處理器的可綜合 VHDL 模型。該模型可高度配置,提供了從高性能支持 Linux 架
關鍵字:
IAR Embedded Workbench RISC-V 太空級處理器 NOEL-V
IT之家 12 月 18 日消息,高通與 Arm 的糾紛已經爭吵了有一段時間,根據高通高管的最新表態,似乎高通要積極布局新興崛起的 RISC-V 架構,從而在一定程度上擺脫 Arm 的束縛。據 The Register 報道,在本周的 RISC-V 峰會上,高通公司產品管理總監 Manju Varma 表示,RISC-V 是專有 Arm 指令集架構的新興替代品,在高通公司設計芯片的一系列設備上都有機會使用,包括可穿戴設備、智能手機、筆記本電腦和聯網汽車等。根據 Varma 的說法,從 2019
關鍵字:
ARM RISC-V
Imagination Technologies近日宣布公司已升級為RISC-V International高級會員并將繼續致力于推動RISC-V生態系統的發展。在升級為高級會員后,Imagination計算部副總裁Shreyas Derashri將加入RISC-V International董事會。Imagination多年來一直活躍于RISC-V社區,最初通過廣受歡迎的RVfpga培訓課程推動RISC-V架構的教育。今年,公司發布了其首個商用RISC-V核——實時IMG RTXM-2200 CPU。此
關鍵字:
Imagination RISC-V
北京時間12月14日早晨,在2022 RISC-V國際峰會上,阿里平頭哥展示了RISC-V架構與安卓體系融合的最新進展:基于SoC原型曳影1520,RISC-V在安卓12(AOSP)上成功運行多媒體、3D渲染、AI識物等場景及功能。這意味著安卓系統在RISC-V硬件上得到進一步驗證,兩大體系融合開始進入原生支持的應用新階段。在大部分基礎功能成功實現后,RISC-V與安卓的融合進入應用驗證領域,面臨更多模塊缺失、接口不一致等技術和系統挑戰。比如在車載場景中,硬件層需重新設計總線以支持多路輸入,系統層要兼容外
關鍵字:
RISC-V 阿里平頭哥 SoC 多路編解碼
IT之家 12 月 13 日消息,據臺媒 TechNews 報道,面對 RISC-V 積極開疆拓土,Arm 策略與行銷執行副總裁 Drew Henry 在媒體分享會上表示,要正向看待良性競爭,而 Arm 長期建構下來的硬件效能、軟件及開發工具所形成的龐大生態系是最大優勢,也能滿足產業需求。▲ 圖源 ArmDrew Henry 表示,隨著數據中心需求急劇增加,加上自動駕駛汽車、AI、物聯網等新興應用崛起,市場對于運算能力的要求越來越高,這也使得摩爾定律備受挑戰。如今要靠單一技術延續摩爾定
關鍵字:
RISC-V ARM 嵌入式
作為僅次于x86、ARM的第三大CPU架構,RISC-V憑借開源、免費的優勢迅速發展,之前主要用于低功耗市場,但是現在也開始沖擊高性能領域,Ventana公司日前已經做出了5nm 192核的芯片。Ventana公司日前發布了第一款產品Veyron V1,該公司研發了一種高性能RISC-V架構,每個CPU模塊中有16個RISC-V內核,頻率3.6GHz,整合48MB緩存,整個處理器可以集成12個CPU模塊,做到192核,臺積電5nm工藝生產制造,還有自己開發的高性能IO核心,延遲低至7ns,接近原生核心性能
關鍵字:
RISC-V 5nm 192核
中端FPGA和片上系統(SoC)FPGA對于將計算機工作負載轉移到網絡邊緣發揮著重要作用。Microchip Technology Inc.(美國微芯科技公司)憑借其屢獲殊榮的FPGA幫助推動了這一轉變,現又推出首款基于RISC-V的FPGA,其能效是同類中端FPGA的兩倍,并具有同類最佳的設計、操作系統和解決方案生態系統。Microchip將在2022年RISC-V峰會上展示該解決方案,并預覽其PolarFire 2 FPGA硅平臺和基于RISC-V的處理器子系統及軟件套件路線圖。Microchip還將
關鍵字:
Microchip RISC-V峰會 RISC-V FPGA 空間計算
德國慕尼黑,2022年12月7日——處理器設計自動化和RISC-V處理器IP的領導者Codasip今日宣布成立Codasip實驗室(Codasip Labs)。作為公司內部創新中心,新的Codasip實驗室將支持關鍵應用領域中創新技術的開發和商業應用,覆蓋了安全、功能安全(FuSa)和人工智能/機器學習(AI/ML)等方向。該實驗室的使命在于識別和構建相關技術,以擴展定制計算的可能性,并加快具有定制化的、領域專用設計的差異化產品的開發,并縮短其上市時間。Codasip實驗室將由公司創始人兼總裁馬克仁(Ka
關鍵字:
Codasip Codasip 實驗室 IP RISC-V
隨著AIoT時代的到來,RISC-V作為新興架構,其精簡及開源的特性在物聯網的應用領域有很大的優勢,為此ZLG致遠電子推出MR6450系列RISC-V核心板,下面詳細為大家介紹其具體參數與典型應用。MR6450核心板性能如何?MR6450系列核心板基于先楫半導體的HPM6450IVM1開發,主頻高,支持高速數據處理能力,具有豐富的通信接口,適合于工業控制、儀器儀表、電機控制等應用場合。核心特點:● 單核32位 RISC-V 處理器,816MHz主頻,高于9000 CoreMark?和4500以上的DMIP
關鍵字:
MR6450 RISC-V核心板
11月29日,由港華集團名氣家主辦的“港華芯暨生態合作發布會”于蘇州港華大廈順利舉行。名氣家戰略合作伙伴賽昉科技、微五科技、芯昇科技、愛旗科技、紫光展銳、移遠通信、中國電信、中國移動的代表們通過線上線下共同參與。能源行業的數字化、智能化轉型正全面提速,與此同時信息安全體系建設和完善也被提到前所未有的高度。隨著國家出臺《關鍵信息基礎設施安全保護條例》,特別提出要重點保障包括能源行業在內的關鍵信息基礎設施的安全。港華集團作為城市燃氣基礎設施服務商率先行動,以“港華芯”為抓手,致力于在筑牢行業數據安全“防火墻”
關鍵字:
港華芯 安全芯片 RISC-V
中國上海——2022年11月23日——嵌入式開發軟件和服務的全球領導者 IAR Systems 與領先的端側 AI 芯片研發供應商嘉楠科技 (NASDAQ: CAN) 今天共同宣布,IAR Systems 最新推出的 Embedded Workbench for RISC-V 3.11.1版本已支持嘉楠勘智K510芯片,助力開發雙核RISC-V 64位 AI 端側推理芯片。IAR Embedded Workbench for RISC-V是一個完整的C/C++編譯器和調試器工具鏈,將嵌入式開發者所需的一切
關鍵字:
IAR Systems 嘉楠 RISC-V AI芯片
瑞典烏普薩拉 - 2022 年 11 月 17 日 - 嵌入式開發軟件和服務的全球領導者 IAR Systems? 宣布其最新版本的 IAR Embedded Workbench for RISC-V 3.11版現已完全支持 Andes Technology(晶心科技)旗下 AndeStar? V5 RISC-V 處理器的 CoDense? 擴展。CoDense? 是處理器 ISA(指令集架構)的專利擴展,能夠幫助 IAR 的工具鏈生成緊湊的代碼,從而節省目標處理器上的閃存,而在之前版本中已實現支持的 A
關鍵字:
IAR Embedded Workbench for RISC-V Andes CoDense
risc-v內核介紹
您好,目前還沒有人創建詞條risc-v內核!
歡迎您創建該詞條,闡述對risc-v內核的理解,并與今后在此搜索risc-v內核的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網安備11010802012473