a一级爱做片免费观看欧美,久久国产一区二区,日本一二三区免费,久草视频手机在线观看

首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> ddr-sdram

ddr-sdram 文章 進入ddr-sdram技術社區

減少DDR記憶體驗負載的探測技術

  •   DDR內存已成為系統DRAM的主要技術,而DDR系統的驗證則是新的數字系統設計最具挑戰性且費時的工作之一。邏輯分析儀是協助工程師驗證這些系統的重要工具,但在成本與空間的限制下,邏輯分析儀探測技術變成了一個值得深思的問題。   理想上,DDR的可測試性應成為最終設計的一部份,以利于在測試臺進行系統的驗證,因為在整個產品生命周期中的工程設計與委外代工都會增加成本。然而礙于邏輯分析儀探測點的電氣負載與空間需求,這種作法直到今天仍不可行。新的免接頭式邏輯分析儀探測技術使DDR可測試性得以結合到產品的最初與最終
  • 關鍵字: DDR  測量  測試  

端接DDR DRAM的電源電路

  •     DDR(雙數據速率)DRAM應用于工作站和服務器的高速存儲系統中。存儲器IC采用1.8V或2.5V電源電壓,并需要等于電源電壓一半的基準電壓(VREF=VDD/2)。此外,各邏輯輸出端都接一只電阻器,等于并跟蹤VREF的終端電壓VTT。在保持VTT=VREF+0.04V的同時,必須提供源流或吸收電流。圖1所示電路可為1.8V和2.5V兩種存儲器系統提供終端電壓,并可輸出高達6A的電流。IC1有一個降壓控制器和2個線性穩壓控制器。IC1在輸入電壓為4.5~28V下工作。
  • 關鍵字: 電源電路  DDR  DRAM  存儲器  

使用Verilog實現基于FPGA的SDRAM控制器

  • 介紹了SDRAM的特點和工作原理,提出了一種基于FPGA的SDRAM控制器的設計方法,使用該方法實現的控制器可非常方便地對SDRAM進行控制。
  • 關鍵字: Verilog  SDRAM  FPGA  控制器    

高速大容量數據采集板卡的SDRAM控制器設計

  • 摘  要:本文對高速、高精度大容量數據采集板卡所采用的SDRAM控制器技術進行了討論,詳細介紹了基于FPGA的SDRAM控制器的設計、命令組合以及設計仿真時序,并將該技術應用于基于PCI總線的100MHz單通道 AD9432高速大容量數據采集板卡,最后給出了板卡測試結果。關鍵詞:SDRAM;FPGA;AD9432 引言高速數據采集具有系統數據吞吐率高的特點,要求系統在短時間內能夠傳輸并存儲采集結果。因此,采集數據的快速存儲能力和容量是制約加快系統速度和容許采集時間的主要因素之一。通常用于數據采
  • 關鍵字: AD9432  FPGA  SDRAM  存儲器  

SyncFlash存儲器在ARM嵌入式系統中的應用

  • 摘    要:本文在簡要介紹SyncFlash(同步Flash)存儲器的基礎上,著重敘述了SyncFlash在基于ARM體系微處理器的嵌入式系統中的應用,并介紹了采用SyncFlash設計嵌入系統的優勢。關鍵詞:SyncFlash;SDRAM;ARM微處理器;嵌入式系統  隨著嵌入式處理器的迅速發展,32位RISC處理器的應用越來越廣泛,許多基于ARM核的微處理器都集成了SDRAM控制器。應用系統中一般都是采用SDRAM存儲器作內存、NOR Flash作程序存儲
  • 關鍵字: ARM微處理器  SDRAM  SyncFlash  嵌入式系統  存儲器  

MPEG-4 SP級解碼器中的SDRAM接口設計

  • 摘    要:本文提出了一種在MPEG-4 SP級解碼器中的SDRAM接口設計,并巧妙地利用了一種新穎的填充方法,使得程序執行的效率大幅度提高。關鍵詞:SDRAM;MPEG-4;填充 引言圖像處理系統都需要用到容量大、讀寫速度高的存儲介質。SRAM操作簡單,但其昂貴的價格會使產品成本上升。相比較而言,SDRAM的控制較RAM復雜,但具有價格便宜、體積小、速度快、功耗低等優點,所以從降低成本的角度出發,本文采用SDRAM實現MPEG-4 SP(Simple Profile)級解
  • 關鍵字: MPEG-4  SDRAM  填充  存儲器  

存儲器類型綜述及DDR接口設計的實現

  • 電子系統設計師很少考慮他們下一個設計中元器件的成本,而更關注它們能夠達到的最高性能。
  • 關鍵字: DDR  存儲器  接口設計    

利用FPGA實現MMC2107與SDRAM接口設計

  • 介紹基于現場可編程門陣列(FPGA),利用VHDL語言設計實現MMC2107與SDRAM接口電路。文中包括MMC2107組成結構、SDRAM存儲接口結構和SDRAM控制狀態機的設計。
  • 關鍵字: SDRAM  FPGA  MMC    

可以消除開關噪聲的DDR內存系統電源

  • 本設計介紹了一種應用于DDR內存系統的獨特、低成本的電源電路。常規DDR內存系統包括一個雙反向轉換器和一個輸出參考電壓。與常規設計不同,本文用線性調節器代替反向轉換器,見圖1,具有消除PWM轉換器開關噪聲的優點。DDR內存系統要求穩定的2.5V主電源(VDD)、端電壓(VTT)和參考電壓(VREF),其中VDD、VTT可引出和吸收電流,,這些要求給電源設計者帶來新挑戰。本電路中,低壓同步反向器產生8A,2.5V的主電源VDD輸出,VTT和VREF通過運放的線性調節設計實現。電路專門為低功耗DDR系統(如p
  • 關鍵字: DDR  存儲器  

1999年2月23日,上海華虹NEC電子有限公司建成試投片

  •   1999年2月23日,上海華虹NEC電子有限公司建成試投片,工藝技術檔次從計劃中的0.5微米提升到了0.35微米,主導產品64M同步動態存儲器(S-DRAM)。這條生產線的建-成投產標志著我國從此有了自己的深亞微米超大規模集成電路芯片生產線。
  • 關鍵字: 華虹NEC  SDRAM  
共235條 16/16 |‹ « 7 8 9 10 11 12 13 14 15 16
關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473