a一级爱做片免费观看欧美,久久国产一区二区,日本一二三区免费,久草视频手机在线观看

首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> asic-to-fpga

XILINX 推出下一代 VIRTEX FPGA

  • 新系列通過為高性能 DSP、嵌入式和串行連接性應用領域提供功能強大的系統(tǒng)級解決方案，進一步推動 FPGA 進軍價值 220 億美元的 ASIC/ASSP 市場 在Globalpress 2006 全球電子峰會上，可編程邏輯解決方案全球領先供應商及 FPGA 發(fā)明廠商賽靈思公司 (NASDAQ:XLNX)展示了其 65nm 工藝新一代 Virtex™
  • 關鍵字： VIRTEX  FPGA  XILINX  模擬技術  

XILINX推出下一代 VIRTEX FPGA

  • 新系列通過為高性能 DSP、嵌入式和串行連接性應用領域提供功能強大的系統(tǒng)級解決方案，進一步推動 FPGA 進軍價值 220 億美元的 ASIC/ASSP 市場 在Globalpress 2006 全球電子峰會上，可編程邏輯解決方案全球領先供應商及 FPGA 發(fā)明廠商賽靈思公司 (NASDAQ:XLNX)展示了其 65nm 工藝新一代 Virtex™
  • 關鍵字： FPGA  VIRTEX  XILINX  模擬技術  

ASIC原型構建：是做還是買？

  • 　隨著數(shù)字集成電路（IC）的設計變得更加復雜，驗證其功能的工作也越來越復雜了。在能被設計的門電路數(shù)量和能在合理時間內(nèi)被驗證的門電路數(shù)量之間一直存在差距，而這些年來，EDA 廠商們在縮小這種差距方面幾乎無所作為。 要 點 　　●加快的速度是RTL仿真的10至 50倍。  　　●新仿真方法的速度是RTL仿真的1000至5000倍。  　　●FPGA原型的速度可以達到 RTL仿真的10,000倍。  　　●EDA廠商目前提供可簡化構建原型的分
  • 關鍵字： ASIC  構建  原型  

利用APTIX MP3C和Spartan-IIE FPGA實現(xiàn)數(shù)據(jù)系統(tǒng)的

  • 隨著數(shù)字電路設計的規(guī)模及復雜程度的提高，對其進行測試試驗證所花費的時間和費用也隨之提高，所以減少測試驗證成本是當前數(shù)字電路設計的關鍵。
  • 關鍵字： Spartan-IIE  APTIX  MP3C  FPGA    

基于FPGA的高級數(shù)據(jù)加密AES中的字節(jié)替換設計

  • 介紹AES中的字節(jié)替換算法原理并闡述基于FPGA的設計和實現(xiàn)。為了提高系統(tǒng)工作速度，在設計中應用了流水線技術。
  • 關鍵字： FPGA  AES  數(shù)據(jù)加密  字節(jié)    

Altium一體化設計消除FPGA到PCB障礙

  •       Altium宣布Altium 公司的最新一體化電子產(chǎn)品開發(fā)系統(tǒng)Altium Designer 6.0 極大地增強了FPGA-PCB 協(xié)同設計的能力，工程師可以充分利用FPGA 作為系統(tǒng)平臺，而且簡化大型FPGA 與物理PCB 平臺的集成。       雖然人們早就認識到了FPGA 給邏輯
  • 關鍵字： Altium  FPGA  PCB  PCB  電路板  

BittWare用FPGA實現(xiàn)I/O開關量大于5Gbps

  • 　　BittWare是混合(DSP和FPGA)電路板級方案供應商，日前該公司采用ADI的TigerSHARC及Altera的FPGA技術，推出ATLANTiS Rev 2.0(新TigerSHARC使用的高級傳輸鏈路架構)、I/O切換和處理器件。 　　ATLANTiS采用FPGA實現(xiàn)，便于板外I/O通訊路由和處理，允許系統(tǒng)設計師們設置并動態(tài)連接。所有輸入和輸出均通過ATLANTiS進行路由，每簇通信量大于5GBps。ATLANTiS集成了DSP、PCI橋、PMC接口和I/O外設及板載F
  • 關鍵字： 5Gbps  BittWare  FPGA  I/O  

用FPGA控制CLC5958型A/D轉(zhuǎn)換器實現(xiàn)的高速PCI數(shù)據(jù)采集卡

多處理器系統(tǒng)芯片設計：IP重用和嵌入式SOC開發(fā)的邏輯方法

  • Tensilica公司總裁兼CEO Chris Rowen博士 硅芯片技術的飛速發(fā)展給SOC設計帶來新的危機。為了保持產(chǎn)品的競爭力，新的通信產(chǎn)品、消費產(chǎn)品和計算機產(chǎn)品設計必須在功能、可靠性和帶寬方面有顯著增長，而在成本和功耗方面有顯著的下降。 與此同時，芯片設計人員面臨的壓力是在日益減少的時間內(nèi)設計開發(fā)更多的復雜硬件系統(tǒng)。除非業(yè)界在SOC設計方面采取一種更加有效和更加靈活的方法，否則投資回報障礙對許多產(chǎn)品來說就簡直太高了。半導體設計和電子產(chǎn)品發(fā)明的全球性步伐將會放緩。 SOC設計團隊會面臨一系列嚴峻
  • 關鍵字： Tensilica  SoC  ASIC  

Avago嵌入式SerDes通道ASIC突破2500萬

  • Avago Technologies近日宣布，該公司為存儲、企業(yè)計算機和網(wǎng)絡設備制造商提供的嵌入式串行/解串(SerDes, Serializer/Deserializer)通道專用芯片(ASIC, Application Specific Integrated Circuit)的出貨量已經(jīng)突破2500萬。Avago Technologies嵌入式SerDes IP (intellectual proper
  • 關鍵字： ASIC  Avago  SerDes  嵌入式  

采用FPGA的低功耗系統(tǒng)設計

  • 　　結合采用低功耗元件和低功耗設計技術在目前比以往任何時候都更有價值。隨著元件集成更多功能，并越來越小型化，對低功耗的要求持續(xù)增長。當把可編程邏輯器件用于低功耗應用時，限制設計的低功耗非常重要。本文將討論減小動態(tài)和靜態(tài)功耗的各種方法，并且給出一些例子說明如何使功耗最小化。  　　功耗的三個主要來源是啟動、待機和動態(tài)功耗。器件上電時產(chǎn)生的相關電流即是啟動電流；待機功耗又稱作靜態(tài)功耗，是電源開啟但I/O上沒有開關活動時器件的功耗；動態(tài)功耗是指器件正常工作時的功耗。  　　啟動電流因器件而異
  • 關鍵字： FPGA  嵌入式  消費電子  

聯(lián)華選擇Agilent 93000 SOC測試儀

  • --全球領先的半導體專工廠采用93000進行高速數(shù)字信號和混合信號測試-- 安捷倫科技日前宣布，聯(lián)華電子已經(jīng)購買一部Agilent 93000 SOC系列測試儀，進行基于結構的高速數(shù)字信號和混合信號測試。聯(lián)華電子將使用93000測試計算設備、PC和游戲控制臺使用的大容量復雜SOC。93000系列能夠擴容及測試廣泛的一系列應用，幫助聯(lián)華電子降低測試成本，加快其客戶的產(chǎn)品開發(fā)周期。 “Agilent 93000提供了混合信號結構測試解決方案，并兼容廣大客戶的高端模塊核心。聯(lián)華電子
  • 關鍵字： 聯(lián)華  SoC  ASIC  

賽普拉斯PSoC(tm)被任天堂選用

  • 可編程System-on-Chip(產(chǎn)品可減少開發(fā)時間與成本，有助任天堂的價格點降至100美元以下 日前，賽普拉斯半導體公司 (Cypress Semiconductor ) 宣布全球互動娛樂領域的領導者任天堂公司 (Nintendo Co., Ltd.) 選用其PSoC(（可編程單片系統(tǒng)）混合信號陣列，為廣受歡迎的全新便攜式游戲機Game Boy(r) Micro采用。 任天堂采用PSoC器件來管理Gam
  • 關鍵字： 賽普拉斯  SoC  ASIC  

三星接受高通芯片制造委托擴SoC

  •    美國高通（QUALCOMM）正式宣布已選擇韓國三星電子作為新的芯片制造委托廠商。目前尚未公布半導體代工相關合同的詳細內(nèi)容，兩公司將就三星的90nm以后的工藝技術展開合作。  　　在美國無工廠半導體制造商業(yè)界團體FSA（Fabless semiconductor Association）發(fā)表的“無加工半導體制造商銷售十強”中，高通的無工廠半導體業(yè)務部門（QCT：QUALCOMM CDMA Technologies）近期一直
  • 關鍵字： 三星  SoC  ASIC  

高性能ASIC和微處理器供電電源

  • 今天的高性能ASIC和微處理器芯片消耗的功率可超過150瓦。對于1 V~1.5 V的供電電壓，這些器件所需要的電流可輕易超過100 A。通過采用多相直流/直流轉(zhuǎn)換器，為此類器件供電的任務可變得更容易處理。 目前，可擴展控制器允許設計人員為特定的直流/直流轉(zhuǎn)換器選擇所需要的相數(shù)。可擴展性還允許幾個控制器同步并聯(lián)使用。電路板上基于PLL 技術的時鐘發(fā)生器為控制器同步提供了支持。 表1 根據(jù)設計所使用的相數(shù)，比較同步降壓調(diào)節(jié)器設計的關鍵參數(shù)。圖中的例子為12V~1.2V 100A降壓調(diào)節(jié)器 圖1
  • 關鍵字： 供電電源  ASIC  微處理  模擬IC  電源  
共6792條 442/453 |‹ « 440 441 442 443 444 445 446 447 448 449 » ›|

asic-to-fpga介紹

您好，目前還沒有人創(chuàng)建詞條asic-to-fpga!
歡迎您創(chuàng)建該詞條，闡述對asic-to-fpga的理解，并與今后在此搜索asic-to-fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

ASIC-to-FPGA    樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473