Altium宣布Altium 公司的最新一體化電子產品開發系統Altium Designer 6.0 極大地增強了FPGA-PCB 協同設計的能力，工程師可以充分利用FPGA 作為系統平臺，而且簡化大型FPGA 與物理PCB 平臺的集成。 
     雖然人們早就認識到了FPGA 給邏輯開發帶來的好處，但把這些器件集成到PCB 設計流程所帶來的挑戰，會使得PCB 線路板設計變得十分復雜并導致整體設計時間超長。通常無需考慮PCB 版圖即進行FPGA 管腳分配，而在大規模可編程器件中使用的密集封裝技術將使得PCB 板布線成為極大的挑戰。 
       Altium Designer 打破了FPGA 的使用障礙，把硬連接的PCB 平臺和軟件及軟連接的邏輯開發集成在一起，后者構成的嵌入式智能通過在PCB 線路板上編程以創建完整的應用

。Altium Designer 6.0 改進了FPGA 級設計和PCB 級設計間的集成，開發了很多新功能，與現在的大型可編程器件相結合，它們精簡了產品開發。 

       “ 大型FPGA 器件的可用性正改變著工程師的系統設計方法——產品中可以添加更多智能并同時縮短設計時間，減少制造成本。” Altium 的創始人和CEO Nick Martin 說，“Altium Designer 6.0 可幫助工程師在嵌入式智能級和物理設計級充分利用FPGA 提供的好處，系統的統一特性打破了在主流設計中廣泛采用可編程器件的障礙，這樣可以充分利用這些器件的擴展資源，簡化邏輯和物理設計。” 


       Altium Designer 6.0 引入了動態網絡重分配概念，PCB 布線期間可在線交換FPGA 管腳。這包括重新分配預先布線的子網和交換鏈接的差分信號對，差分信號對可利用FPGA 器件上充分的LVDS 資源。動態網絡重分配在板級具有增強了的FPGA 管腳優化引擎，允許工程師充分利用FPGA 器件管腳的可重新編程特性，在PCB 板極獲得最優的布線方案。Altium Designer 系統的統一特性允許在板級完成的管腳交換和FPGA 項目的自動同步，減少手動調整處理I/O 的耗時。 


       通常帶有大量管腳的FPGA 器件是密集BGA 型封裝。這給原型階段的調試帶來很大困難，因為這些器件上的管腳不能直接探測。Altium Designer 的LiveDesign 開發方法允許工程師在開發中可與基于FPGA 的設計直接交互。Altium Designer 6.0 具有改進的JTAG 器件瀏覽器，可提供系統中所有JTAG 器件的管腳狀態顯示，在調試期間工程師可以實時檢測管腳信號狀態。管腳狀態也可以在源原理圖和PCB 版圖動態顯示，‘定位’查看設計文檔內的信號狀態。另外還有Altium Designer 的FPGA 虛擬儀器，可用來設定并監控FPGA 內的信號，給設計師提供電路運行完整的狀態圖，以進行系統的邏輯和物理調試。 


       FPGA 系統的在線測試在Altium Designer 6.0 中得到改進，提供增強的邏輯分析儀(LAX)虛擬儀器。可配置的LAX 可監控FPGA 內從8 位到64 位帶寬的總線，支持多重信號集的連接。任意信號都可用來觸發輸入或選定為數據源。當可配置的LAX 連接到處理器指令總線時，總線數據可顯示為反匯編的代碼指令，代碼相關的問題可方便地在虛擬儀器輸出中進行跟蹤。 


       Altium Designer 6.0 中32 位的基于FPGA 的處理器系統也有更多通用性，支持大量第三方的軟核和分立處理器，包括Xilinx® MicroBlaze™ 軟處理器、Sharp® BlueStreak™ LH79520 (基于ARM720T) 和AMCC® 

       PowerPC® 405CR 分立處理器。這些新器件的支持，對于已經有了8 位和32 位目標獨立軟處理器支持的Altium Designer 設計系統來說，使設計者在使用FPGA 進行嵌入式系統開發時更加靈活。Altium Designer 6.0 提供的包裹連接器內核可幫助設計者定位支持的第三方處理器，同時保留Altium Designer 環境的所有設計功能，包括使用Altium Designer 虛擬儀器方便地連接基于FPGA 外設和用LiveDesign 進行調試。Altium基于Viper 的編譯器工具鏈保證所有處理器間的軟件兼容性，包裹連接器內核提供硬件兼容性。這意味著嵌入式設計師無需花費高昂的重新設計工程的代價即可在處理器間進行設計移植。