直接數(shù)字合成（dds）技術(shù) 文章進(jìn)入直接數(shù)字合成（dds）技術(shù)技術(shù)社區(qū)

淺談OFDM技術(shù)的基本原理

在傳統(tǒng)的多載波通信系統(tǒng)中，整個(gè)系統(tǒng)頻帶被劃分為若干個(gè)互相分離的子信道(載波)。載波之間有一定的保護(hù)間隔，接收端通過濾波器把各個(gè)子信道分離
關(guān)鍵字： OFDM 技術(shù) 基本原理

基于實(shí)驗(yàn)系統(tǒng)采用電路可動(dòng)態(tài)重組的設(shè)計(jì)方案

0 引言“ 數(shù)字電路與邏輯設(shè)計(jì)”、“ 可編程邏輯器件與應(yīng)用”、“單片機(jī)原理與應(yīng)用”是電子類相關(guān)專業(yè)的重要專業(yè)課程，在電工電
關(guān)鍵字： DDS PLD 單片機(jī)

Linux中的7件武器詳解

Linux是一套免費(fèi)使用和自由傳播的類UNIX操作系統(tǒng)，主要用于基于Intel x86系列CPU的計(jì)算機(jī)上。Linux系統(tǒng)是由全世界各地的成千上萬(wàn)的程序員設(shè)計(jì)和實(shí)現(xiàn)的
關(guān)鍵字： Linux 技術(shù)

Linux下的“神兵利器”：15問

.KDE是什么，有什么特點(diǎn)?KDE項(xiàng)目在1996年10月發(fā)起的，其目的是在X-Window上建立一個(gè)完整易用的桌面環(huán)境。KDE現(xiàn)在除了擁有KFM(類似于IE4.0)、KPresenter(類似Powe
關(guān)鍵字： Linux 技術(shù)

實(shí)驗(yàn)挑戰(zhàn)：利用MSP430制作一個(gè)DDS

　　電路圖也可見：　　　　連線說明：　　MCU-1602(1602可以用4根數(shù)據(jù)線，傳2次數(shù)據(jù)，編程稍微復(fù)雜點(diǎn)) 　　----------- 　　PC0-RS 　　PC1-RW 　　PC2-E 　　PC4-D4 　　PC5-D5 　　PC6-D6 　　PC7-D7 　　MCU-Key 　　-------------- 　　PD0-DOWN 　　PD1-LEFT 　　PD2-START 　　PD3-RIGHT 　　PD4-UP 　　PD5-HS
關(guān)鍵字： MSP430 DDS

8位單片機(jī)市場(chǎng)不會(huì)消亡

在32位單片機(jī)盛行的今天，探討8位單片機(jī)市場(chǎng)是否還有發(fā)展前途的文章很多。本文走訪了8位單片機(jī)銷售額最大的廠商——Microchip，了解到8位單片機(jī)的技術(shù)市場(chǎng)及該公司的發(fā)展策略。
關(guān)鍵字：單片機(jī) 8位技術(shù) 市場(chǎng) 201510

基于DDS驅(qū)動(dòng)PLL結(jié)構(gòu)的寬帶頻率合成器設(shè)計(jì)

　　結(jié)合數(shù)字式頻率合成器(DDs)和集成鎖相環(huán)(PLL)各自的優(yōu)點(diǎn)，研制并設(shè)計(jì)了以DDS芯片AD9954和集成鎖相芯片ADF4113構(gòu)成的高分辨率、低雜散、寬頻段頻率合成器，并對(duì)該頻率合成器進(jìn)行了分析和仿真，從仿真和測(cè)試結(jié)果看，該頻率合成器達(dá)到了設(shè)計(jì)目標(biāo)。該頻率合成器的輸出頻率范圍為 594～999 MHz，頻率步進(jìn)為5 Hz，相位噪聲為-91dBc。　　　　DDS的參考信號(hào)由晶振產(chǎn)生，其頻率為fref。DDS輸出的信號(hào)頻率為fDDS，頻率值由頻率控制字(FTW)控制。鎖相環(huán)
關(guān)鍵字： DDS PLL

基于STM32的雙路信號(hào)源及配置平臺(tái)設(shè)計(jì)

　　隨著在雷達(dá)探測(cè)、儀表測(cè)量、化學(xué)分析等領(lǐng)域研究的不斷深入，不僅要求定性的完成目標(biāo)檢測(cè)，更加需要往高精度、高分辨率成像的方向發(fā)展。一方面，產(chǎn)生頻率、幅度靈活可控，尤其是低相位噪聲、低雜散的頻率源對(duì)許多儀器設(shè)備起著關(guān)鍵作用。另一方面，電子元器件實(shí)際性能參數(shù)并非理想以及來存在自外部?jī)?nèi)部的干擾，大量的誤差因素會(huì)嚴(yán)重影響系統(tǒng)的準(zhǔn)確性。雙路參數(shù)可調(diào)的信號(hào)源可有效地對(duì)系統(tǒng)誤差、信號(hào)通道間不平衡進(jìn)行較調(diào)，并且可以產(chǎn)生嚴(yán)格正交或相關(guān)的信號(hào)，這在弱信號(hào)檢測(cè)中發(fā)揮重要作用。為此本文采用雙通道DDS方法，以STM32為控
關(guān)鍵字： STM32 DDS

FPGA和DDS在信號(hào)源中的應(yīng)用

　　1引言　　DDS同DSP(數(shù)字信號(hào)處理)一樣，是一項(xiàng)關(guān)鍵的數(shù)字化技術(shù)。DDS是直接數(shù)字式頻率合成器(DirectDigitalSynthesizer)的英文縮寫。與傳統(tǒng)的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時(shí)間等優(yōu)點(diǎn)，廣泛使用在電信與電子儀器領(lǐng)域，是實(shí)現(xiàn)設(shè)備全數(shù)字化的一個(gè)關(guān)鍵技術(shù)。在各行各業(yè)的測(cè)試應(yīng)用中，信號(hào)源扮演著極為重要的作用。但信號(hào)源具有許多不同的類型，不同類型的信號(hào)源在功能和特性上各不相同，分別適用于許多不同的應(yīng)用。目前，最常見的信號(hào)源類型包括任意波形發(fā)生器，函數(shù)發(fā)
關(guān)鍵字： FPGA DDS

基于AD9858寬帶雷達(dá)信號(hào)源的設(shè)計(jì)及應(yīng)用

　　現(xiàn)代雷達(dá)面臨著綜合性電子干擾、反輻射導(dǎo)彈、低空和超低空突防以及目標(biāo)隱身技術(shù)的等4大威脅，這就要求現(xiàn)代雷達(dá)具有反地物、抗積極和消極干擾、反隱身和自身生存的能力，其信號(hào)具有頻率捷變、波形參數(shù)捷變以及自適應(yīng)跳頻的能力。因此對(duì)雷達(dá)信號(hào)產(chǎn)生器提出了越來越高的要求，要求具有寬頻帶、高精度、高穩(wěn)定以及快速跳變的能力。隨著現(xiàn)代電子技術(shù)的發(fā)展，高性能直接數(shù)字合成DDS(Direct DigitalSynthesis)技術(shù)、數(shù)字信號(hào)處理DSP(Digital Signal Processing)技術(shù)及大規(guī)模可編程邏輯器件
關(guān)鍵字： AD9858 DDS

基于DDS跳頻信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)

　　0 引言　　跳頻通信具有較強(qiáng)的抗干擾、抗多徑衰落、抗截獲等能力，已廣泛應(yīng)用于軍事、交通、商業(yè)等各個(gè)領(lǐng)域。頻率合成器是跳頻系統(tǒng)的心臟，直接影響到跳頻信號(hào)的穩(wěn)定性和產(chǎn)生頻率的準(zhǔn)確度。目前頻率合成主要有三種方法：直接模擬合成法、鎖相環(huán)合成法和直接數(shù)字合成法(DDS)。直接模擬合成法利用倍頻(乘法)、分頻(除法)、混頻(加法與減法)及濾波，從單一或幾個(gè)參考頻率中產(chǎn)生多個(gè)所需的頻率。該方法頻率轉(zhuǎn)換時(shí)間快(小于100ns)，但是體積大、功耗高，目前已基本不用。鎖相環(huán)合成法通過鎖相環(huán)完成頻率的加、減、乘、除運(yùn)算
關(guān)鍵字： DDS FPGA

DSP和DDS的三維感應(yīng)測(cè)井高頻信號(hào)源實(shí)現(xiàn)

　　高頻信號(hào)源設(shè)計(jì)是三維感應(yīng)測(cè)井的重要組成部分。三維感應(yīng)測(cè)井的原理是利用激勵(lì)信號(hào)源通過三個(gè)正交的發(fā)射線圈向外發(fā)射高頻信號(hào)，再通過多組三個(gè)正交的接收線圈，得到多組磁場(chǎng)分量，從而準(zhǔn)確測(cè)量地層各向異性電阻率。在測(cè)井過程中，要求信號(hào)源的頻率為高頻，并且要求信號(hào)的頻率有很高的穩(wěn)定性。　　產(chǎn)生信號(hào)的方法很多，可以采用函數(shù)發(fā)生器外接分立元件來實(shí)現(xiàn)，通過調(diào)節(jié)外接電容或電阻來設(shè)置輸出信號(hào)頻率。但輸出信號(hào)受外部分立器件參數(shù)影響很大，且輸出信號(hào)頻率不能太高，同時(shí)無法實(shí)現(xiàn)頻率步進(jìn)調(diào)節(jié)。另外，采用FPGA可實(shí)現(xiàn)信號(hào)發(fā)生器的設(shè)計(jì)
關(guān)鍵字： DSP DDS

基于DDS IP核及Nios II的可重構(gòu)信號(hào)源設(shè)計(jì)

　　SOPC(System on a Programmable Chip，片上可編程系統(tǒng))是Altera公司提出的一種靈活、高效的SOC解決方案。它將處理器、存儲(chǔ)器、I/O接口、LVDS、CDR等系統(tǒng)設(shè)計(jì)需要的功能模塊集成到一個(gè)可編程邏輯器件上，構(gòu)建一個(gè)可編程的片上系統(tǒng)。它具有靈活的設(shè)計(jì)方式，軟硬件可裁減、可擴(kuò)充、可升級(jí)，并具備軟硬件在系統(tǒng)可編程的功能。SOPC的核心器件FPGA已經(jīng)發(fā)展成一種實(shí)用技術(shù)，讓系統(tǒng)設(shè)計(jì)者把開發(fā)新產(chǎn)品的時(shí)間和風(fēng)險(xiǎn)降到最小。最重要的是，具有現(xiàn)場(chǎng)可編程性的FPGA延長(zhǎng)了產(chǎn)品在市場(chǎng)的存
關(guān)鍵字： SOPC DDS Nios II Altera

三相SPWM波形發(fā)生器的設(shè)計(jì)與仿真

本文提出了一種采用VHDL硬件描述語(yǔ)言設(shè)計(jì)新型三相正弦脈寬調(diào)制（SPWM）波形發(fā)生器的方法。該方法以直接數(shù)字頻率合成技術(shù)(DDS)為核心產(chǎn)生三相SPWM信號(hào)。并且利用VHDL設(shè)計(jì)了死區(qū)時(shí)間可調(diào)的死區(qū)時(shí)間控制器，解決了傳統(tǒng)的模塊電路等待方法很難產(chǎn)生帶精確死區(qū)時(shí)間控制的SPWM信號(hào)的問題。該方法在Quartus II 9.1環(huán)境平臺(tái)下進(jìn)行了仿真驗(yàn)證，并將設(shè)計(jì)程序下載到DE2-70實(shí)驗(yàn)板進(jìn)行實(shí)驗(yàn)測(cè)試，用示波器測(cè)試得到了死區(qū)時(shí)間可控制的SPWM波形。
關(guān)鍵字： VHDL SPWM DDS 死區(qū)時(shí)間 FPGA 201505

基于FPGA和虛擬儀器的DDS信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)

　　信號(hào)發(fā)生器是一種常用的信號(hào)源，廣泛應(yīng)用于通信、測(cè)量、科研等現(xiàn)代電子技術(shù)領(lǐng)域。信號(hào)發(fā)生器的核心技術(shù)是頻率合成技術(shù)，主要方法有：直接模擬頻率合成、鎖相環(huán)頻率合成(PLL)、直接數(shù)字合成技術(shù)(DDS)。DDS 是開環(huán)系統(tǒng)，無反饋環(huán)節(jié)，輸出響應(yīng)速度快，頻率穩(wěn)定度高。因此直接數(shù)字頻率合成技術(shù)是目前頻率合成的主要技術(shù)之一。文中的主要內(nèi)容是采用FPGA 結(jié)合虛擬儀器技術(shù)，進(jìn)行DDS 信號(hào)發(fā)生器的開發(fā)[1-2]。　　1 DDS 工作原理　　圖1 是DDS 基本結(jié)構(gòu)框圖。以正弦波信號(hào)發(fā)生器為例，利用DDS 技術(shù)
關(guān)鍵字： FPGA DDS