為了理解多相變換器的優點，首先看看單相變換器提供大電流和低電壓時的缺點。用一般單相變換器，其輸出汶波和動態響應的改善是靠提高工作頻率。

　　另外，在較高頻率時，輸出電感器和輸出電容器的物理尺寸和數值變小。在頻率達到一定限值后，變換器開關損耗增大，效率下降。這迫使在工作頻率和效率方面做設計折衷。

　　為了克服這些單相頻率限制，多相單元工作在一個共同的頻率，但移相結果是變換開關發生在由共同控制芯片控制的規則間隔內。控制芯片交錯排列每個變換器的開關時間，所以，每個變換器開關之間的相位角是360?/n(n是變換器單元數)。因為單元輸出是并聯的，所以，有效的輸出紋波頻率是nxf(f是每個單元的工作頻率)。這種方法具有較好的動態性能和顯著小的去耦電容(與單相系統相比)。

　　單元的電流均分是必須的。因此，一個單元不能“霸占”大多數電流。理想情況是每個多相單元應該消耗相同量的電流。為了實現相等電流均分，必須監視和控制每個單元的輸出電流。

　　多相變換器有幾個重要的優點：每個單元提供總輸出功率的1/n，這使得每個相所用的電感器的尺寸數值變小;熱耗分布優點，因為每個單元中的功率半導體只需要處理總功率的1/n，這降低了任何熱點溫度、增加了可靠性，并允許有較高的總功率性能。

　　另外，等效頻率增高不會招致進一步的開關損耗，這可以采用較小的等效電感，從而縮短負載瞬態周期時間。輸出電容器中降低的紋波電流使輸出紋波電壓變低，這可采用更小或更便宜的輸出電容器。

　　在選擇相數時，應考慮多相變換器的一些缺點。缺點1，需要較多的開關和輸出電感器，這會導致較高的系統成本;缺點2，需要更復雜的控制，這是因為有多個變換器單元，相互之間不均勻電流均分的可能性是可能的;缺點3，增加了電路布線的復雜性。

　　隨著工作電流要求的增高，需要有更多的單元相。一個最佳的設計需要折衷考慮相數、每個相的電流、開關頻率、成本、尺寸的效率。更高的輸出電流和更低的電壓，需要更嚴格的輸出電壓調整。多相設計可采用幾種實用的方法。

　　一種方法是采用帶集成MOSFET驅動器的PWM(脈寬調制)控制器IC。然而，片上柵極驅動器產生的熱和噪聲會影響控制器性能。級連這類芯片以增加更多相是不現實的。用這種配置實現精確的電流均分是困難的。這種方法3相是限制相數。

　　另一種方法是采用分離的控制器和分離的柵極驅動器，使PWM控制器與柵極驅動器的熱和噪聲隔離。然而，電流均分會更復雜，因為電流感測信號路由到控制器。還有另外的控制器-驅動器延遲，這是因為它們是分離的IC。

　　另一種方法是采用一個帶集成柵極驅動器和內置同步和電流均分的控制器。這種方法只允許偶數相數。它簡化了設計，但可導致未用或多余硅片、引腳和外部元件。最重要的是片上所產生的驅動器熱和噪聲可能會降低控制器性能。

　　所以，現有的方法在選擇相數中不能提供所需的自由度。理想的方法是一種可伸縮的拓撲，它能容易地增加或去除任意多相單元，而且不影響性能。這種方法必須能夠在分布的相單元中相等地均分電流。這樣的技術使寄生效應最小，并容易板布線。

　　DrMOS

　　配置一個減小尺寸、可伸縮多相變換器的一種方法是采用DrMOS(Driver-MOSFET)規范(Intel公司2004年11月提出)。DrMOS模塊包括驅動器和功率MOSFET(圖2)，設計用于多相變換器。

　　對于一個DrMOS器件采用多芯片模塊的一個主要優點是，可以使單獨MOSFET性能最佳化。然而，多芯片模塊的元件成本高于等效的單片方案。盡管如此，設計人員應從系統觀點看成本問題。

　　Fairchild公司的FDMF8700是一款支持Intel的DrMOS Vcoredc-dc變換器標準、用于大電流同步降壓應用的FET加驅動器的多芯片模塊。這是一個完全集成的功率級方案，采用8×8mm MLP封裝。它替代一個12V驅動器IC和3個N溝MOSFET，與分立元件方案相比，節省板空間50%。開關和驅動器管心的布線和尺寸是最佳化的，能工作在較高頻率。

　　不象分立方案那樣，寄生元件與板布線一起顯著地降低了系統效率，FDMF8700模塊的熱和電氣性能，使寄生效應最小，改善了總系統效率。在工作時，高端MOSFET對于快速開關是最佳的，而低端器件對于低RDS(ON)是最佳的。這種配置實現了變換12V總線到提供處理器芯核1.0V~1.4V(高達30A)電壓所需求的低占空比開關。

　　Fairchild家族的DrMOS多芯片模塊包括FDMF6700，FDMF8704，FDMF8704和FDMF8705(見圖3)。