暴露在惡劣的太空環境下的系統必須能在各種極端的條件下正常工作，且不喪失任何功能。太空系統在其生命期內采集的信息若有任何微小偏差，都可能會對整個數據作出錯誤的詮釋。由于這些太空系統都是執行特別重要任務的系統，在設計時就必須考慮多個因素，除了功耗、系統重量、體積和發射時間等因素外，系統的可靠性是最主要關鍵。例如，執行太空任務的衛星必須能夠在整個生命期內 (通常是數十年) 耐受各種惡劣的環境條件。就可靠性而言，在太空運行的系統面臨最大的挑戰也許是持續的輻射轟擊。提高系統的耐輻射能力正迅速成為系統工程師的一項重要技能，必須在進行設計前早就考慮這個問題，即設計通常是由選擇系統的半導體器件開始。

　　當今的太空產業正迅速向開發更快、成本更低、智能化程度更高及衛星任務配置更靈活的方向發展。與大多數設計一樣，技術選擇受到一系列復雜因素的制約。衛星可看成由兩個截然不同的系統組成，即運載艙(bus)和有效載荷 (payload)。雖然對于有效載荷來說，可靠性也非常重要，但其故障不大可能危及整個衛星任務。然而，對于可靠性極為重要的運載艙來說，一個失效就會削弱或毀壞整個衛星。因此，為其選擇的解決方案必須具備很高的可靠性，能夠抵抗那些可導致單事件翻轉 (SEU) 的輻射；而SEU免疫力在衛星設計中更特別是不可或缺的，因為重離子或中子對器件的轟擊可能導致其邏輯狀態發生暫時性改變，導致器件不能正確運作。

　　一直以來，系統設計人員都采用抗輻射ASIC器件 (即RH-ASIC) 來設計太空系統?，F有數種強化ASIC的技術可使ASIC在衛星軌道的環境條件中具備輻射免疫力或穩定性。盡管在太空系統中使用ASIC能滿足特定的需求和太空任務的性能要求，但是有其它因素的存在削弱了ASIC對當今太空任務的吸引力。舉例說，當技術指標突然變更，已經交出去制備ASIC的設計便無法接納這種變更。這往往會導致設計回爐，從而增加整體成本，以及造成整個項目進度的延誤。

　　此外，為了配合衛星發射的有利時機，設計人員面對極大的時間壓力。錯過發射時機的代價將是一連串的負面后果：衛星不能及時升空，使得衛星運營商的收入遭受損失；依賴于衛星攜帶科學儀器的天文學家可能會錯過觀察某一天文事件千載難逢的機會；整個項目的延誤可能影響衛星運營商的未來業務。不過，隨著FPGA的問世，設計人員現可采用靈活的平臺來應對設計后期的設計變更，而且不會延誤進度。

　　RH-ASIC和各類FPGA (包括SRAM FPGA、以反熔絲和Flash為基礎的器件) 之間的利弊權衡，會使到太空系統設計人員因應具體的應用而做出不同的選擇。一般說來，RH-ASIC門密度最高、重量最輕、功耗最低；但缺乏FPGA所具備的靈活性。而且，就設計工具、驗證時間和非經常性工程 (NRE) 成本而言，RH-ASIC都較為高昂。而無論基于哪種技術的FPGA，均具備在板卡布局完成后實現設計更改的靈活性，因此能縮短部件的交付時間，且擁有成本低、無NRE費用及延誤風險小。

　　此外，以反熔絲或 Flash 為基礎的非揮發性FPGA還具有其它優點，如單芯片設計的設計安全性和固件錯誤免疫力，使其成為極具吸引力的太空應用解決方案。雖然以SRAM為基礎的FPGA (主要用于有效載荷應用中) 可提供高門密度解決方案，而且在發射前后都可重新配置，但其功耗較大，而且相比于RH-ASIC或非揮發性FPGA需要更復雜的外部部件。

　　在衛星領域中，評估SEU能力的標準為線性能量轉移閾值 (LETth)，也就是器件容易發生SEU的最小輻射強度。對于大多數太空應用，這個參數應超過37MeV-cm2/mg，器件達到這個LETth指標才適合大多數太空應用。除SEU指標外，設計人員還須考慮器件所能承受的電離輻射總量。一般采用兩種方法來評估；一是測試受一束電離流輻射的器件，直到輻射破壞該器件的性能指標；一是在同樣輻射條件下測試直到器件完全失效。這些計量方法分別稱作總電離劑量參數 (TID參數) 和TID泛函。典型的RH-ASIC器件的TID泛函值預期可達到200 Krad (Si)以上，以滿足大多數中等地球軌道 (MEO)、高地球軌道 (HEO) 或地球同步軌道 (GEO) 衛星的要求，即為100至300 Krad (Si)。

　　與非揮發性FPGA或RH-ASIC相比，以SRAM為基礎的FPGA更容易受中子引發的SEU 影響。這是因為在太空的極端條件下，這些以SRAM為基礎的 FPGA會因重離子轟擊而出現功能崩潰，使到其可靠性降低，從而導致系統故障。來自宇宙射線中的重離子很容易在SRAM單元中或附近沉積足夠多的電荷，因此導致SEU、丟失信號或錯誤信號的產生；無論是哪種情況發生都會使到器件故障。由于在以SRAM為基礎的FPGA中，邏輯配置數據存儲于SRAM開關中，這些開關容易出現配置擾亂，意味著電路的走線和功能可能被破壞。這類錯誤非常難檢測和糾正，并且幾乎不可能預防，因為配置開關在整個SRAM FPGA的數據位中占據了90%。在SRAM FPGA中用于存儲配置數據的SRAM存儲單元，在LETTH低于5MeV-cm2/mg的情況下就可能導致SEU事件出現。50 到100 Krad (Si) 時的TID性能往往達不到典型的工業要求，因工業應用有時會要求TID指標超過200 Krad。