摘    要：本文首先介紹了一個32位嵌入式稅控機專用系統芯片C3118的功能、結構和特點，然后分析了一個自動化程度很高的SoC設計平臺——C*SoC200，對該平臺的主要結構和功能進行了分析。
關鍵詞：IP；SoC；平臺；仿真

引言
2003年7月，中國國家質量監督檢驗檢疫總局發布了由稅控機國家標準制定委員會制定的稅控收款機國家標準。并將陸續出臺一系列的管理法規。為了滿足國家標準的要求，各稅控機生產廠家都在積極使用32位MCU開發符合新規范的稅控機。而32位的嵌入式稅控機專用芯片的設計就成了目前稅控機技術發展的關鍵。
蘇州國芯科技有限公司研發了一款32位稅控機專用嵌入式系統芯片——CC3118，從而大大推進了稅控機的核心技術。以32位嵌入式處理器C*Core為核心的SoC設計平臺是一個功能強大、自動化程度高的SoC仿真驗證平臺。該平臺是針對SoC的難點而設計的，使用方便，能大大縮短SoC設計的周期，而C*SoC200是支持C*Core (M*Core)310的最新SoC設計平臺，CC3118就是用該平臺開發的一個SoC產品。

CC3118系統芯片
CC3118的溫度范圍從-40℃ 到85℃，最大工作頻率為60MHz。CC3118把一個功能強大的RISC C310處理器、外圍模塊以及接口邏輯整合在一起，從而提高了整個系統的性能，同時減少了系統組件的數量，簡化了系統開發難度，提高了應用系統的性價比。CC3118 的結構框圖見圖1。
從圖中可以看到，CC3118中處理器核為C310，C*CORE C310S是完全可綜合的32位嵌入式RISC CPU。主要特點包括：低功耗、高性能、高代碼密度。特別適用于手提設備(PDA、移動電話)、通訊設備(無線局域網、路由器)、汽車工業(ABS、安全氣囊、電噴控制、剎車控制)、家用電器以及眾多的工業過程控制。與C210DS相比，C310S通過集成整數陣列乘法器、增強流水線的存取操作、加大指令緩沖，擴展了C210DS系列的指令集與功能。
從上面可以看到，CC3118是一個規模很大的高性能系統芯片，如果沒有一個很好的SoC設計平臺，要完成該芯片的設計將是非常困難的，而蘇州國芯的SoC設計平臺C*SoC200則很好地解決了該問題。

C*SoC系統芯片仿真驗證平臺
C*SoC是CDK(ChinaCore Development Kit)技術轉讓包的重要組成部分。應用C*SoC200平臺，SoC 設計者可以更加專注于開發高附加值的面向應用的IP 模塊。C*SoC200不僅能夠快速建立SoC工程，還提供一個靈活、開放的驗證環境，降低驗證工作量。因此，邏輯仿真與驗證是該平臺的主要功能。如圖2所示，C*SOC 平臺可以用在芯片設計流程的行為仿真、綜合后門級仿真以及布局后仿真三個環節中。
C*SoC設計平臺以SoC的設計方法為流程，并利用EDA自動化設計工具。平臺主要包含兩部分：第一部分是以C*Core的三種設計模型(行為模型、時序模型和版圖模型)和C*Bus總線構成的SoC芯片設計數據庫。庫內還包含了多個IP模塊，比如中斷控制、看門狗、I/O接口、同步及異步的串口、時鐘等等。這是依據IP重用的設計方法設計的，因此，基于該平臺以增減IP模塊可以事半功倍，在短期內完成芯片設計。
第二部分是支持自動化設計的軟件環境。在SoC設計中最花時間的是仿真和驗證，而且在設計流程中，有三種類型的仿真和驗證：綜合之前的RTL設計仿真和驗證；綜合之后的門級仿真驗證；版圖設計完成后的后仿真和驗證。SoC設計平臺能自動架構驗證平臺，并且有測試和誤差報告功能，可幫助工程師準確地解決設計時所面臨的問題。為了便利并縮短仿真的時間，SoC設計平面在仿真時能混合使用多種設計語言，如RTL、門級和網級。例如，工程師增加新的IP模塊到芯片中時，只有新模塊用門級，而其他重用的部分就可使用RTL的描述，以加快仿真的速度。
C*SoC200是針對SoC的難點而設計的，使用方便，能大大縮短SoC設計的周期。通過該平臺不但能驗證單個IP的正確，而且能從系統的角度，在整個芯片的水平上進行軟/硬件的協同驗證，保證SoC 芯片功能得到充分驗證。C*SoC 有效支持不同層次的仿真，如RTL、門級、功能模型等。同時，C*SoC 還可以支持不同層次IP的混合仿真。C*SoC平臺支持Testbench 的重用。在C*SoC 中提供了多個通用的IP 模塊，同時提供了豐富的功能驗證模塊，可以節省設計者寶貴的時間。在C*SoC中提供C*Bus，通過C*Bus可以很輕松地集成各種IP 模塊。C*SoC 平臺中包括Master 和Slave 等驗證模式。C*SoC 的結構設置考慮了SoC 設計團隊的分工。整個平臺的目錄結構清晰，分工明確。圖3描述了SoC的仿真和驗證環境。

基于C*SoC200的稅控機專用系統芯片CC3118設計
在CC3118設計時，先以C*SoC200平臺中提供的現有系統芯片項目為基礎，添加一些IP，如PS2HC、LCDC、UCI、PLL等，從而可以快速構架CC3118系統芯片的設計環境，大大縮短了該系統芯片的仿真和驗證時間。
在C*SoC200的轉讓包中，包含一個名為helios的芯片工程，是一個以C*Core為核心的32位嵌入式CPU，其主要的功能特征包括：
?C*COR處理器
   - 32位精簡指令集結構
   - 低功耗、高性能
?OnCE調試接口
?中斷控制器
   - 多達40個中斷源
   - 32個中斷優先級
   - 可以根據中斷優先級打開或者關閉中斷
   - 正常和快速兩種中斷模式
   - 支持自動矢量和矢量中斷請求
   - 可以屏蔽某個中斷優先級以下的中斷
   - 可以由軟件產生中斷
?支持外部中斷的8位端口(EPORT):
?看門狗定時器
?復位模塊
?外部總線接口
   - 可以直接訪問外部的RAM、ROM、FLASH以及內存映射的外部設備
  - 23位地址總線以及4個片選信號可以提供32M的外部存儲尋址空間
helios芯片的結構圖如圖4所示。
因此，在設計CC3118的時候，只要以該項目為基礎添加所需的IP，而系統原有的IP都無需重新設計和驗證，設計者只要采用按照C*Bus總線接口標準設計的IP，將其加入該系統而快速構成新的系統，在C*SoC200軟件包中，添加IP也相當的方便，只要通過填寫一個腳本文件就可完成主要的工作。

結語
C*SoC200系統仿真驗證平臺可用快速的構架和以32位嵌入式處理器C*Core為核心的SoC，實現系統軟硬件協同驗證功能，具有很高驗證自動化程度，并且是經過工程師反復使用的成熟產品。稅控機專用系統芯片只是其成功開發的一個產品，該設計平臺能使中國IC設計界達到快速推廣32位嵌入式SoC的開發。■