a一级爱做片免费观看欧美,久久国产一区二区,日本一二三区免费,久草视频手机在线观看

新聞中心

EEPW首頁 > 模擬技術 > 設計應用 > 一種用于高速ADC的采樣保持電源電路的設計

一種用于高速ADC的采樣保持電源電路的設計

作者: 時間:2015-05-19 來源:網絡 收藏

  在電路的輸入端加一個正弦波信號(Vpp為2 V,頻率為10 MHz),輸出端在保持相時能在4 ns內穩定到1 V,這滿足100 MHz采樣頻率的要求。

本文引用地址:http://www.j9360.com/article/274411.htm

  

 

  將該OTA應用到圖3所示的電路中,輸入幅值為1 V的差分正弦信號,輸出信號如圖6所示。由圖可知,保持值與輸入信號的采樣值之間的差值小于0.3 mV.對于10位精度的來說,的誤差應該小于

  即0.488 mV.因此該電路可以應用于10位中。

  測量動態特性最直接的方法是對其輸出做快速傅里葉變換(FFT)。無雜散動態范圍(spurious freedynamic range,SFDR)是衡量動態性能的一個重要的技術指標。SFDR是指所能處理的最大和最小信號之比。它與輸入信號的幅度無關,因此,用它表示的動態性能更具有普遍意義。

  圖7(a)和(b)分別是在采樣頻率為100 MHz下,對由輸入信號為5.1758 MHz和47.9492 MHz(約為奈奎斯特采樣頻率)的滿幅度正弦信號(Vpp=2 V)所得的輸出信號的FFT頻譜圖。

  

 

  式中:fin是輸入頻率;fs是采樣頻率;Nwindow是記錄的正弦波的周期數,它必須是一個質數。測量FFT的頻譜圖可知當輸入信號fin=5.175 8 MHz時,SFDR為81 dB;當輸入信號fin=47.949 2 MHz(約為奈奎斯特采樣頻率)時,SFDR為80 dB.

  

 

  結論

  本文設計了一個可應用于10位、100 MS/s流水線前端模塊的采樣保持電路。采用增益提升技術使得采樣保持電路中的OTA達到100 dB的增益,并且GBW達到1 GHz,達到0.05%精度的建立時間小于4 ns.采用上述OTA的采樣保持電路在100 MHz采樣頻率下,當輸入信號的頻率為5.175 8MHz時,SFDR為81 dB.當輸入信號的頻率為47.949 2 MHz(約為奈奎斯特采樣頻率)時,SFDR為80 dB.與近期國內外同類電路進行比較,比較結果如表2所示。由表2可知,該采樣保持電路在性能上還是不錯的。

電路相關文章:電路分析基礎


模數轉換器相關文章:模數轉換器工作原理


電源濾波器相關文章:電源濾波器原理


電荷放大器相關文章:電荷放大器原理

上一頁 1 2 下一頁

關鍵詞: ADC 采樣保持

評論


相關推薦

技術專區

關閉