引言

　　VOD (視頻點播)技術為人們提供了一種交互式的信息獲取方式，并隨著技術的完善不斷擴展著其應用范圍和影響力。

　　傳統的VOD系統主要是以服務器作為視頻的信息源，通過局域網進行點播，適合服務于住宅小區或公營機構。而對于缺乏網絡支持、移動性較強的環境，如公共交通工具，傳統的VOD系統顯然難以實現。

　　本文針對特定的用戶環境，提出采用Altera的SOPC(片上可編程系統)解決方案，利用NiosⅡ軟核處理器和FPGA(現場可編程門陣列)配置靈活、 IP資源豐富、硬件設計和軟件編程方便的特點，通過擴展IDE(集成開發環境)接口，以硬盤作為存儲媒介，實現多路VOD系統的設計方案。該系統體積小、成本相對低廉，體現了嵌入式電子產品的優勢。與傳統的VOD系統相比，使用范圍更具針對性，裝配更靈活，升級擴展更方便，具有很廣闊的前景。

　　1 系統功能劃分

　　該系統從功能上可劃分為系統控制核心、多路視頻數據讀取單元、視頻解碼模塊和用戶點播終端4個部分。

　　1.1 系統控制核心

　　系統以NiosⅡ軟核為控制核心，主要負責硬盤初始化、提取視頻節目簇鏈、生成節目列表、人機交互控制等工作。上電后，NiosⅡ控制器先初始化硬盤的傳輸模式和讀寫狀態，然后讀取主引導記錄，尋址到基本分區的操作系統引導記錄區，計算保留扇區和FAT(文件分配表)大小，分別得到FAT和根目錄的入口。對目錄樹上的文件進行分析后，提取出視頻文件的文件名、文件首簇，根據首簇指針再次查找FAT，追溯出文件的簇鏈，最后燒寫到Flash存儲器中。完成以上工作后，初始化中斷，對用戶端進行輪詢，等待用戶請求，分析用戶指令包，作出相應響應。

　　1.2 多路視頻數據讀取

　　為實現海量視頻數據的存取，該系統需外擴展硬盤作為存儲介質。通過用戶自定義的硬盤DMA(直接存儲器存取)控制模塊實現對硬盤數據的讀寫，功能包括為上層程序提供控制硬盤和多路數據輸出的接口，產生硬盤DMA操作狀態機信號。數據從硬盤讀出后，以乒乓操作的方式交替存儲在兩片SRAM中，內存中的數據按照對應的輸出端口并行排列。同時，根據用戶終端提出的點播需求，數據往點播端口扇出。

　　1.3 視頻解碼

　　本系統采用外擴展的視頻解碼板作為硬解碼模塊。解碼芯片是LSI LOGIC公司CL680視頻CDMPEG 1音頻/視頻解碼器。該芯片以CL480/484架構為基礎，用于MPEG-1音頻/視頻解碼，整合數字NTSC/PAL編碼功能和加強KTV功能。

　　1.4 用戶點播終端

　　為解決多用戶終端遠距離通信的問題，系統采用RS-485收發器作為主機與用戶點播終端的連接橋梁。RS-485收發器采用平衡發送和差分接收，具有抑制共模干擾的能力，加上接收器的高靈敏度，能檢測低達200 mV的電壓，極大地提高信號傳播的可靠性。

　　主機與終端間的通信方式采用類似令牌總線的通信協議。主機不斷發出查詢包，收到查詢包的客戶端被賦予發送控制命令的權限，客戶端可選擇發送命令或直接丟棄查詢包，這樣就避免了多個客戶端同時向總線發送數據、導致通信失敗的情況。

　　系統采用MB90092視頻字符疊加模塊，在用戶終端屏幕中疊加功能菜單，建立友好的用戶操作界面，用戶可通過控制面板進行點播操作。

　　2 系統設計

　　2.1 系統硬件結構

　　系統硬件結構如圖1所示。

　　實現對硬盤的控制及兩片內存的乒乓控制，系統使用了定制的DMA控制模塊，通過SOPC Builder軟件，以用戶邏輯形式掛到Avalon總線上。

　　2.1.1 DMA控制模塊

　　DMA控制模塊框圖如圖2所示。

　　DMA 控制模塊主要功能是控制硬盤進行多路視頻數據的并發傳輸。為保證視頻質量，需考慮到數據讀寫速度的提高。本系統采用按照ATA/ATAPI-6協議編寫的 DMA模塊，控制置硬盤以Ultra-DMA方式傳輸數據，可實現最大傳輸速率為66 Mbit/s，滿足多路MPEG-1視頻碼流的并發傳輸。除了解決傳輸速率問題，該系統涉及到同時處理多路數據的讀寫，因此引入相應的功能子模塊，以乒乓操作的方式控制兩片SRAM的讀寫，并對多路數據的存儲分區進行地址管理。

　　模塊的主要子模塊有DMA控制器、DMA狀態機、switch和SRAM控制器。

　　DMA控制器作為Avalon總線與硬盤的接口，主要功能是接收上層程序的控制命令，再對硬盤的控制寄存器進行讀寫，在NiosⅡ程序的控制下將硬盤的傳送模式設置為Ultra-DMA模式進行數據傳輸。

　　DMA 狀態機模塊是根據T13小組發布ATA(ATA/ATAPI-6)文檔為設計標準，用Verilog HDL(硬件描述語言)實現的有限狀態機。在控制終端的設置下傳輸方式轉為Ultra-DMA模式后，硬盤向控制器發出DMA請求，此時DMA狀態機啟動。主機端向硬盤發送響應信號，握于成功，解除DMA STOP狀態，同時使IDE_HDMARDY有效表示主控端已準備好。接著，數據流從硬盤流出，并發出一雙沿鎖存信號，SRAM控制器在該信號控制下將數據鎖存入內存。直到DMA請求結束，STOP信號生效，DMA傳輸結束。整個過程遵守ATAPI-6協議，使用Verilog HDL描述出硬盤DMA傳輸過程的時序。