基于DSP的信號采集處理系統
加入技術交流群
典型的DSP(數字信號處理器)內部采用改進的哈佛結構和流水線技術，可以在單指令周期內完成乘加運算，具有較高的處理能力。一個典型的基于DSP的信號采集處理系統，通常由DSP、A／D轉換器、存儲器和相應的接口電路組成，大都做成PCI(外設部件互連)接口插卡形式和主控計算機一起工作。各種控制信息通過PCI發送給DSP，采集處理后的結果再通過PCI接口發送回主控計算機。PCI接口部分一般需要采用接口芯片來完成，這樣會顯著增加系統的設計調試難度，并使成本增加。而選用本身帶有PCI接口的DSP處理芯片就可以省去這一部分額外的電路，不但降低了開發難度，也降低了設備成本。TMS320C6205就是這樣一種帶有PCI接口的DSP芯片，本文重點討論基于這種芯片的信號采集處理系統的實現方法。
1 TMS320C6205芯片的技術特點
TMS320C6205是基于TMS320C6000平臺的高性能DSP，TMS320C6205源自TMS320C6201 B，一種有新的PCI接口且性能提高的DSP芯片。TMS320C6205工作在200 MHz時的最大處理能力達到了1 600 MIPS(百萬條指令每秒)。所有TMS320C6000系列DSP芯片在代碼上都有兼容性，TMS320C62x定點DSP都基于相同的CPU核心設計，通過指令的并行性獲得了較強的處理能力。該系列DSP芯片具有8個處理單元，包括2個乘法器和6個ALU(算術邏輯單元)，所有的處理單元都可以并行工作，因此在每一個時鐘周期內最多可以同時執行8條指令。
TMS320C6205和TMS320C6201及TMS320C6201B具有高度的兼容性，這幾種DSP芯片在以下幾個方面完全相同：TMS320C6205的CPU與TMS320C6201B完全相同，因此為TMS320C6201所寫的代碼可以不加修改地在TMS320C6205上運行；多通道緩沖串口(McBSP)、時鐘、中斷選擇也完全相同；TMS320C6201與TMS320C6205的內部存儲空間也相同，都具有64kB的程序和數據存儲區。與TMS320C6201相比，TMS320C6205通過升級具有了更強的處理能力，升級后的TMS320C6205和TMS320C6201有以下不同：
a)EMIF(擴展存儲器接口總線)做了簡單修改，減少了芯片的引腳數。SDRAM(同步DRAM)和SB-SRAM(同步猝發SRAM)在EMIF上共用了相同的控制信號。這兩種信號是互斥的，因此在系統中只能在兩種類型的存儲器中任選一種。
b)為提高DMA(直接存儲器訪問)的數據吞吐量，4通道的DMA控制器為每一個通道都配備了專用的FIFO，這樣就無需對FIFO信號進行仲裁。
c)用PCI模塊代替了TMS320C6201B的HPI(主機接口)，PCI模塊具有高性能的32 bit主／從PCI即插即用功能，支持33 MHz的桌上電腦PCI接口，與PCI本地總線規格2.2版兼容，該接口模塊可作為具有33 MHz、32 bit寬度地址數據的PCI主從對象使用，該模塊包含配置寄存器、校驗生成、校驗和系統錯誤檢測和報告(PERR#，SERR#)以及電源管理能力。
d)具備4線EEPROM串行接口，這樣，PCI的控制空間寄存器就可以從外部的串行EEPROM加載配置，PCI模塊無需DSP的干涉就可以實現自動初始化。
e)TMS320C6205的PLL有x1、x4、x6、x7、x8、x9、x10和x11等模式，這些模式可以通過CLKMODE0引腳和EMIF數據引腳的上推和下拉電阻來選擇。
f)TMS320C6205使用15C05(0.15μm)處理技術，通過電池處理技術提供更低的核電壓和功耗。
g)用上推和下拉電阻實現了自舉模式配置。
2 信號采集處理系統硬件設計
該系統硬件部分主要由DSP、FPGA(現場可編程門陣列)和存儲器構成，具體的硬件結構如圖1所示。
評論