展望未來 多核DSP技術不僅僅是小把戲
加入技術交流群
然而，正當多內核技術在處理器領域發展得紅紅火火之時，多核DSP似乎顯得不瘟不火，還僅僅停留在無線基礎設施應用上。
多核DSP之困
正如多核技術被計算應用廣泛采納一樣：以更低的功率提供更高的性能驅使DSP技術必須“一次又一次打破性能藩籬”。“要么是單板面積受限，要么是處理能力受限，越來越多的客戶需要更高的處理平臺，”德州儀器中國區DSP業務開發經理郝曉鵬對電子工程世界如是說。
用戶的需求是多種多樣的。在通信基礎設施的信號處理中，無論是語音用戶、數據用戶還是多媒體用戶，所需的是單位通道成本低、功耗小；而對于視頻檢測、醫療影像等應用，越來越復雜的二維、三維甚至四維的圖像處理，需要并行化的系統并能夠運行復雜的算法；另外，在高性能、高強度終端設備中，包括醫療中的核磁共振，實時的現場通信，這些設備需要在極短的時間完成信號處理分析，這時對性能的要求是非常高的。
而目前幾百到1GHz的單核處理器遠遠不能滿足這種需求。
與此同時，單核通過提升硅工藝而大幅提升性能的理論，伴隨著漏電流的發現，已經不再奏效。同時，主頻從最初的幾百兆赫茲到1.2G赫茲甚至更高，功耗也隨之提升，單板功耗已不可控。功耗的提升，為整個系統設計帶來前所未有的復雜度。此時多核的誕生似乎是理所當然。
然而，核越多面臨的挑戰也越大：首先，功耗，這是多核環境下在系統硬件設計上要考慮的一個重要問題，過高的功耗會造成散熱困難進而影響系統的穩定性。同時，把更多的處理核心集成到一起需要更精細的制造工藝，例如45納米甚至更窄的線寬，成本必然會提升。程序優化會更加越困難，而這些優化工作往往不是開發系統和編譯器能完成的，而是需要大量的高素質人才來完成。
隨之而來的，是開發人員必須學會如何劃分設計以便高效地使用多核DSP。“許多人希望編譯器能完成分割任務。但這不是一蹴而就的事。為了用好這些器件，我們需要學會多角度的思考。” TI公司多核解決方案部經理Ray Simar表示。
性能與功耗的決斗
然而，以上的種種挑戰絲毫不會影響DSP廠商的腳步，也正是看到了種種需求與挑戰，德州儀器 (TI)日前推出了一款在單一裸片上集成了三個 1 GHz 的 TMS320C64x+™ 內核的DSP處理器——TMS320C6474。大多數人心中不免有些疑問：雙核、四核、八核，似乎這些產品已經見怪不怪，甚至TI本身也已經推出過6 DSP內核的TNETV3020。這個時候推出這樣一款產品，是不是略顯過時？
“這主要是看用戶的需求，”郝曉鵬解釋道。多核DSP的應用是極具特點的，如無線基站、醫療影像、現場通信等等，這些領域的客戶對多核DSP的需求是芯片廠商推出產品的首要考慮因素。他們所需的單芯片功耗是多少？從而決定使用多少內核；他們所需單芯片的處理能力是多少？這是靠具體應用決定的；多核DSP的可編程性和升級維護以及如何在多核的情況下有效提升并行度？種種諸多因素的折衷，最終導致了這款三核芯片的誕生。
TMS320C6474 在單一裸片上集成了三個 1 GHz 的 TMS320C64x+™ 內核，可實現 3 GHz 的原始 DSP 性能，而功耗和DSP成本則分別比離散處理解決方案降低了 1/3和 2/3。
“一方面要降低功耗，但另一方面又要為新的多媒體和娛樂應用增強系統性能，”相信這是大多數無線移動終端和其他節能型平臺制造商的都要面對的進退兩難的局面。基于 C6474 的解決方案有著更為明顯的優勢。例如，為了滿足 25 瓦的功率預算要求，設計人員不能采用超過 8 個 1 GHz TMS320C6455 單核 DSP，且每個 DSP 的功耗必須為 3W左右，這一系統的總體性能為 8 GHz。與之對應的是基于 C6474 的系統僅包含四顆芯片，每顆芯片的功耗約為 6W。但由于每個處理器包含了三個 1 GHz 內核，系統總性能將達到 12 GHz，從而使單位功率下的性能提高了50%。功耗的提升更多得益于TI 的 SmartReflex 技術，通過 TI 的深亞微米工藝技術顯著降低了芯片級漏電。該技術由一系列智能和自適應硬件與軟件技術組成的，這些技術可根據設備活動、操作模式和溫度來動態控制電壓、頻率和功率。
同時，多核DSP天生的使命就是提升性能。C6474 在同一裸片上集成了三個 1 GHz 的 C64x+™ 內核，可實現 3 GHz 的 DSP 性能，即處理能力為 24,000 MMACS（16 位）或 48,000 MMACS（8 位）。同時，考慮到很好的延續性，該產品與諸如 TMS320C6452 與 TMS320C6455 等基于 C64x+ 內核的單核 DSP的代碼完全兼容，而且與 TMS320C641x等基于前代 TMS320C64x™ 內核的產品也完全兼容。
評論