TMS320C2XX是美國TI公司推出的一種低價格、高性能的16位定點運算數字信號處理器(DSP),它的性價比極高,目前已成為高檔單片機的理想替代品,在通信、語音處理、軍事、儀器儀表、圖像處理等領域得到了廣泛的應用。在以TMS320C2XX為核心的數字化語言學習系統中,為了滿足系統的實時性要求,并且提高系統的音質和負載能力,聲卡與存儲器之間的數據傳送已經不能采用程序查詢控制方式,因此我們考慮采用直接存儲器訪問(DMA)控制。直接存儲器訪問控制是指數據傳送時不需要CPU的介入,I/O設備和存儲器直接交換信息。DMA方式的數據傳送與程序查詢方式的數據傳送相比,具有數據傳送速度高、I/O響應時間短、CPU額外開銷小的明顯優點。本文根據課題需要,通過分析TMS320C2XX使用保持(HOLD)操作的直接存儲器訪問(DMA)和DMA控制器8237-5的工作原理,解決了DSP芯片TMS320F206與DMA控制器8237-5的軟、硬件接口問題,實現了DMA 在數字化語言學習系統中的應用。

1 TMS320C2XX使用HOLD操作的直接存儲器訪問

TMS320C2XX的HOLD操作允許對外部程序、數據以及I/O空間進行直接存儲器訪問。該過程由/HOLD和/HOLDA兩個信號控制。

(1)/HOLD。外部設備可以把該引腳驅動到低電平從而請求對外部總線的控制。如果HOLD/INT1中斷線被允許,那么將觸發中斷。

(2)/HOLDA。在響應/HOLD中斷時,軟件邏輯可以使處理器發出/HOLD應答信號,表示它將放棄對其外部總線的控制。根據 /HOLDA,外部地址信號(A15～A0)、數據信號(D15～D0)以及存儲器控制信號(/PS,/DS,/BR,/STRB,R/W,/RD, /WE)被置為高阻狀態。

在我們的設計中,HOLD/INT1中斷服務子程序只用于HOLD操作以便控制DMA傳送,因此DSP的中斷控制寄存器(ICR)中的方式 (MODE)位置為0。此時,中斷線INT1對下降沿和上升沿二者都敏感。當CPU檢測到下降沿時,它完成正在執行的當前指令,然后迫使程序控制轉到中斷服務子程序。在成功的測試到MODE=0之后,此子程序執行IDLE(空閑)指令。根據IDLE,/HOLDA變為有效而外部總線被置為高阻狀態。只有在檢測到HOLD/INT1引腳上的上升沿之后,CPU才退出IDLE狀態,/HOLDA變為無效,并使外部總線返回到正常狀態。

HOLD操作的子程序將在本文最后結合具體示例中給出,應該注意的是:IDLE指令應當放在中斷服務子程序內以便發出/HOLDA。同時要注意的是:中斷程序代碼禁止除HOLD/INT1之外的所有可屏蔽中斷,從而允許/HOLDA和總線的安全恢復。

2 DMA控制器8237-5的工作原理

8237-5是一個高性能的40引腳雙列直插式可編程DMA控制器芯片,可以方便地與DSP微處理器相連,實現外部設備與存儲器之間的數據交換。其內部結構和引腳信號可參閱參考文獻[2]。該控制器通過編程可提供多種類型的控制特性,以優化系統性能,增大數據吞吐量,最高數據傳輸速率可達 1.5MB/S。

DMA控制器實現DMA傳送的控制原理可用圖1的信息流示意圖表示。現結合該圖將DMA控制原理操作順序說明如下:

①I/O設備準備好后,向DMA控制器(DMAC)發出DMA請求信號DMARQ。

②DMAC向CPU發出總線請求信號BUSRQ。

③按照預定的DMAC占用總線方式,CPU響應BUSRQ,向DMAC發出總線確認信號BUSAK。從這時起,CPU總線控制權交由DMAC接管,開始進入DMA有效周期,如圖1中陰影部分所示。

④DMAC接管總線后,先向I/O設備發出DMA請求的響應信號DACK,表示允許外設進行DMA傳送。然后按事先設置的初始地址和需傳送的字節數,依次發送地址和讀寫命令,使RAM和I/O設備直接交換數據,直至全部數據交換完畢。

⑤DMA傳送結束后,自動撤消向CPU的總線請求信號BUSRQ,從而使BUSAK和DACK相繼變為無效,CPU又重新控制總線,恢復正常工作。

3 DSP與DMA控制器8237-5的接口電路

通過上述分析可以知道,DSP與8237-5的接口關鍵是要解決DSP的/HOLD、/HOLDA信號與8237-5的總線保持請求輸出信號 HRQ(即BUSRQ)、總線保持響應輸入信號HLDA(即BUSAK)之間的聯系問題。圖2給出DSP與8237-5的接口電路。

1)數據線、地址線可以直接相連,8237-5僅使用8根數據線和地址線。

(2)由于8237-5要向DSP申請對外部總線的控制,所以DSP的/HOLD信號決定于HRQ,而二者的有效電平正好是反相關系;另一方面,當DSP在合適程序代碼的協助下使/HOLDA有效,從而對/HOLD有效作出響應時,它就應該通知DMAC可以獲得總線控制權,那么可以將 /HOLDA反相后發給8237-5的HLDA，從而使得該信號變高成為有效,8237-5得以接管總線。因此HLDA、/HOLD信號線的譯碼邏輯關系如下:

　　HLDA=/HOLDA

　　/HOLD=HRQ

　　一次DMA操作的時序關系如圖3所示。

可見,當8237-5任一通道的DREQ被置為有效電平且相應通道的屏蔽位被清除時,就使HRQ信號變為高電平,從而使DSP的/HOLD變低,表示有外部設備請求對外部總線的控制。隨即DSP發出/HOLDA來響應/HOLD,8237-5的HLDA變高,取得總線控制權,并產生相應的 DMA響應信號DACK以通知外設。完成DMA周期后,總線又回到正常狀態。