a一级爱做片免费观看欧美,久久国产一区二区,日本一二三区免费,久草视频手机在线观看

新聞中心

EEPW首頁 > EDA/PCB > 業界動態 > 提高芯片驗證效率 明導企業驗證平臺新登場

提高芯片驗證效率 明導企業驗證平臺新登場

作者: 時間:2014-05-29 來源:新電子 收藏

  明導國際()企業驗證平臺(EVP)出爐。為大幅提高公司的生產力總體驗證投資回報率,明導開發出整合先進驗證解決方案Questa、全球硬體模擬資源配置技術VeloceOS3及強大除錯環境Visualizer的企業驗證平臺,可將模擬速度和生產力增加四百至一萬倍。該平臺預計于2014年第二季度末上市。

本文引用地址:http://www.j9360.com/article/247636.htm

  明導執行長WaldenC.Rhines表示,該公司EVP將協助公司大幅提高生產力,增加投資報酬率。

  明導執行長WaldenC.Rhines表示,為使硬體加速器成為真正的企業級驗證資源,并提升企業的投資效益,硬體加速器模擬必須從以專案為導向的工程實驗工具,轉變成以資料中心為主體的全球性資源。

  至于改革的第一步即是減少線上模擬器(InCircuitEmulator)纏結的線路、速度適配器和實體設備,而用虛擬裝置替代它們。VeloceOS3VirtuaLAB周邊設備是可立即重新配置,以支援多重專案,并能迅速切換優先順序。這種概念是可以實現的,因為VirtuaLAB的主機是標準的資料中心電腦,而不是專有的硬體設施。

  此外,在系統單晶片(SoC)設計時,設計團隊會耗費大部分的驗證時間在除錯上面,也因此,提高從電路區塊到系統的除錯效率就變得十分重要。Rhines指出,新型Visualizer除錯器是一個單一的除錯解決方案,與模擬和硬體加速器緊密相連,具備處理當今最大系統單晶片(SoC)的容量和性能。Visualizer除錯器提供高效的RTL、邏輯閘級和測試平臺的除錯。

  許多SoC專案的驗證資料有多個來源,并需要對驗證資料進行合并和綜合分析,以評估實際專案的完成情況。Rhines強調,透過VeloceOS3和Questa10.3,設計人員可將所有的斷言(Assertion)、覆蓋率和執行時間資料,包括硬體模擬、形式驗證、模擬、混合信號和低功耗等,寫入高性能的資料庫。借助共同資料庫、Questa驗證管理工具和測試計劃,驗證小組能夠立即查看覆蓋率情況,準確查出無效的測試,縮短資料合并時間,提高回歸測試的覆蓋率產出效能,減少除錯時間,從總體上提高產品的品質和生產率。



關鍵詞: MentorGraphics IC設計

評論


相關推薦

技術專區

關閉