傳統的雷達信號處理系統的設計是根據具體的需求確定算法流程以及硬件結構的。這導致了系統升級的困難加大。當信號處理的內容改變、要求處理的數據量加大、改進處理算法時，必須對整個系統進行重新設計。

　　利用軟件無線電的原理，可以構建通用的硬件平臺，輔之以必要的軟件系統，能實現各種信號處理功能。

　　本結構采用高速浮點DSP（ADSP-21161N）。ADSP-21161集成了一個性能優良的浮點DSP核和豐富的在片功能，并且提供了實用可靠的多處理器互聯及并行處理的方式。以六片ADSP-21161N構成的多處理器結構具有強大的處理能力，可以完成各種高速實時信號處理功能。

　　實時信號處理要求巨大的計算量與超高速的計算速度，而現在的單片DSP很難滿足要求，因此必須采用合理的多DSP并行計算結構。雷達信號處理的特點要求處理結點具有大的I/O帶寬，以實現高數據吞吐能力，通用的系統還必須支持多種算法，因此應能根據不同并行算法的要求靈活地改變多DSP并行計算的拓撲結構，并提供方便多樣的相互通信手段。

　　1 ADSP-21161N芯片簡介

　　ADSP-21161N是美國ADI公司近斯推出的功能強大的32bit浮點DSP芯片，采用超級哈佛結構，擁有多條內部總線、高速運算單元、大容量存儲器、靈活多樣的外部接口。它的核心工作頻率可達100MHz，外部總線工作頻率可達50MHz。由于其內部包括兩組處理單元，每組又運用三級流水線結構進行處理，故而運算處理速度可達達到600MIPS，以此來實現DSP的低工作頻率、高處理能力的功能可以降低功耗。

　　大容量內部雙端口SRAM，容量可達到1Mbit，分成兩個存儲區，一個周期可同時完成指令代碼及操作數的存取，并可任意設置成16位、32位或48位字寬，給不同的應用帶一籽方便。

　　主機（HOST）與多處理器接口無需外部電路，依靠片內總線仲裁邏輯和DMA控制器的支持，能夠方便地構成緊耦合的共享總線/共享存儲器的并行系統。在片的SDRAM控制器，可直接管理SDRAM，多DSP之間可以很好地協調共同使用SDRAM，從而構成一個一體化的處理系統。

　　兩套雙向高速LINK數據傳輸，每套LINK口受獨立的DMA控制 器、發送/接收數據FIFO的支持，可進行最高達100MB/s的高速數據傳，大大提高了并行處理能力，可借以構成松耦合的分布式并行系統。

　　另外，還有SPI接口、可編程I/O管腳（FLAG）以及同步串口等通信端口。

上一頁 1 2 3 下一頁