日本中央大學理工學部電氣電子信息通信工學科教授竹內健等人的研發小組提出了NAND型相變內存（Phase Change Memory：PCM）方案，并在2012年5月20～23日于意大利米蘭舉行的“International Memory Workshop（IMW）”上發表。這種內存的選擇元件采用多晶硅MOS晶體管，這樣就可以采用無需觸點的簡潔式NAND型閃存的存儲器單元結構，理論上，存儲器單元的面積可降至4F2，而且還可以減少工序數。竹內教授認為，該技術可應用于以“BiCS（Bit-Cost Scalable）”為代表的“采用三維存儲器單元結構的PCM等”（竹內）。

　　傳統PCM采用的RAM接口，存在RESET時間在10ns級、而SET時間卻在100ns級的課題。SET時間較長會對讀取性能有所制約，而且能耗也會增大。

　　因此，中央大學的竹內教授等人沒有將PCM用作RAM，而是像NAND型閃存那樣用來進行區塊擦除等。將耗時較長的SET操作作為數據擦除使用，在使區塊內所有單元同時初始化的“區塊擦除”時使用。然后將高速的RESET操作用做寫入操作。據介紹，采用這種方式后，與性能因SET操作時間較長而受到制約的傳統RAM接口相比，寫入速度可提高至7.7倍，能耗最大可削減70％。竹內表示，將PCM “應用于區塊擦除時，即使在同時擦除兩個存儲器單元的情況下，其能耗也不會達到2倍”。通過采用這種操作方式，可輕松將PCM用于存儲應用。但另一方面，這種方式無法進行隨機存取。

　　NAND型PCM的課題是，采用NAND串后容易出現寫入干擾。據介紹，要想寫入時不產生干擾，就需要將通道晶體管（Pass Transistor）的通態電流至少提高至最小RESET電流的4倍以上，將RESET電壓提高至1.07倍以上。